有多路时序循环逻辑开关的可编程控制器制造技术

有多路时序循环逻辑开关的可编程控制器，是用逻辑电路实现可编程多路时序自动控制，有上、下午１２小时时间显示，可方便地编入、改写并执行多路开关每天以分或秒为基本时间单位的，可在任意时刻开或关的多开关次数准确定时控制程序，对电气设备直接进行控制，并有多日循环，改变时基频率使基本时间单位和循环周期为其他量，可进行其他要求的时序自动控制。（*该技术在1995年保护过期，可自由使用*）

【技术实现步骤摘要】
本技术是关於用逻辑电路实现可编程多路时序自动控制的产品，国内外现有的时间控制器，常用全机械结构、逻辑电路、逻辑电路与机械结合或微处理机控制等方式来完成功能。上述前三种方式，虽然可以完成一定时间开关量的控制，但对大量而要求时间单位小到秒且任意时刻开或关的控制无能为力，也不能随时、方便地编入或改写程序，后一种方式虽然满足使用及编程的要求，但线路庞杂，成本高。因此，国内尚未普及时序自动控制技术。本技术的目的是以比较简单的逻辑电路代替上述的后一种方式，提供一种既可以进行大量而时间单位小到秒且任意时刻开或关的时序自动控制，又可以随时、方便地编入或改写程序，成本低廉的产品，普及时序自动控制技术的应用。本技术具有多路继电器开关，可以输出220 电压控制电气设备，各开关执行预编的日循环程序和多日循环控制。本技术的逻辑电路包括以下七部份一、一个能进行上、下午12小时显示而准确走时的数字式电子钟和时钟脉冲拾取电路；二、秒、分转换控制及秒计数电路；三、若干片静态存贮器组成的存贮阵列；四、地址计数器及片选电路；五、多日循环控制兼编程状态设置电路；六、输出开关的驱动和状态显示电路；七、钟、地址始点设置及天脉冲(即每天一个脉冲)发生电路。各部份电路分述如下第一部份中的电子钟可用现有日本产的LM系列的数字式电子钟集成块，配上相应的时间显示屏和石英晶体振荡、分频集成块(MM5369)，其特点是具有快进、慢进校时和秒显示、正常走时四种功能，这些功能执行时显示屏上分个位数字分别是每秒变化60、2、1次和每分钟变化1次，此外还具有快进、慢进、秒显示控制端同时为高电平时置。1200(零时)等功能。时钟脉冲拾取电路如图1所示，时钟分个位数字从0变到9时，分个位七段译码的a、e、f段的波形见图2，C1、C2、C3分别与R6、R7组成微分电路把a、e、f的低→高电平状态微分，BG1把e的高→低电平反相后，由C4与R5、R6、R7组成的微分电路微分，BG2起整形作用，图1中点1、2的波形见图2，此脉冲系列与分个位数字变化严格同步，由于快进时周期约17毫秒，点2负脉冲宽度取约0.5毫秒为宜，图1的D5～D8防止各微分电路互相干扰，R1～R4和D2～D4分别为C1、C2、C3提供放电回路，BG1、D1为C4提供放电回路，＋1、＋2表示两种电压，如钟需要的电压与其它电路的不同，BG2可起电平转换作用。上述数字式电子钟也可使用其它有同样功能的成品，如能输出如图2中2的脉冲，则可略去脉冲拾取电路。第二部份电路见图3，图中9接电子钟秒显示控制端，10接受由图1的2送来的负脉冲，5接受秒控制信号，电路的主要功能是当秒控制信号为高电平时，使电子钟变为秒显示，此时10输入1(或4、8)个脉冲，从4C输出一个脉冲，当秒控制信号为低电平，电子钟正常走时，此时脉冲从10输入经过4输出，脉冲个数不变。图3中的1是下降沿计数的计数器，R端为高电平时清零且计数端CL禁止。当5为高电平时，7的低电平经8整形后，一个作用是使9变为高电平(钟进行秒显示)，另一个作用是使2d、3a为低电平，1进入计数状态，此时4a为高电平，4关闭，1对10来的负脉冲计数，若2a接至1的Q1(或Q3、Q4)，则Q4～Q1从0000状态开始，当10向CL送入1(或4、8)个脉冲时，状态变为0001(或0100、1000)，使2a、3a变为高电平，4a低电平，4开启，此时4b正接受10来的第1(或4、8)个负脉冲，3a的高电平经R1C1延时后1清零，状态回复0000，4重新关闭，故4开启的时间由R1C1的时间常数t决定(t＜10来的脉冲宽度)，由此每当10送入1(或4、8)个秒脉冲，4C输出一个宽度约为t的负脉冲，当5为低电平时，点7的高电平经8整形，一个作用是使9为低电平(时钟不秒显)，另一个作用是经过2后3a为高电平，1不计数，4a为低电平，4开启，10进来的负脉冲如数输出到4C，BG2的作用是使5由高电平恢复低电平时一段时间内，把3b钳在低电平，4延时开启，以消除电子钟由秒显变为正常走时过程产生的干扰脉冲。＋1、＋2的意义与第一部份所述相同，同时表示BG3可以作电平转换。除秒显外，10送入一个脉冲代表时钟走过一分钟，从4C输出的一个脉冲分别代表一分钟和1(或4、8)秒四种基本时间单位。第三部份可用若干片1K×1、1K×4或1K×8位的静态存贮器组成。一天有1440分钟，阵列的一个单元存贮一分钟或一个秒基本单位的状态，状态的数量与位数相等。令阵列的存贮单元总数≥2K，如以图3中4C的脉冲送入地址计数器顺序寻址，同时各位分别对应写入每一分钟和一个秒基本单位需要的各状态，即存入了日循环程序。每一位的状态可以控制一个开关，以高电平为开、低电平为关、相邻单元状态不变的情况为连续开(或关)，用写入时的顺序寻址，即在日循环程序的控制下，每个开关24小时内可以开或关的最多次数等於存贮单元的总数(P)，每次开至关或关至开的时间间隔(E)最长为24小时，或E＝N(分钟)＋M×K(秒)(N、M不同时为零，N＝0，1，……，1439；M＝0，1，……，P－1440；K＝1，4，8，每次限选其中一个数字)。存贮阵列的位数由受控开关数决定；P由秒控制次数的需求量决定。第四部分的地址计数器用一个下降沿计数的14级计数器，低位接存贮阵列地址线，高位用於片选，片选用常规电路。第五部份电路包括若干只2－16进制可预置计数器、2－16进制计数器、4－16线译码器、D触发器、2输入与非门及若干其他元件。图4是一路开关轮番执行存贮阵列两位(I／O)状态时的原理图，8是存贮阵列，9、10、11以及其他无标号的元、器件是第六部份电路的一路开关，9、10是发光二极管，可以分别显示继电器11的吸合状态和8中对应一位写入或读出时的状态。上述以外的元器件是第五部份电路的局部4是2－16进制可预置计数器、3是4－16线译码器、1是D触发器。6和2a的电平受编程——运行转换开关控制。当6为高电平、2a为低电平时是编程状态此时1的Q端与2输出均为高电平，5使8处于读、写控制状态，5b直接与图3的4C连接，当5b接受的负脉冲下降沿未到时，8处于写状态，处於置数状态的4可以通过按键E2～E5经过R1～R4对8的各位置入状态，9、10可以分别显示对应的写入状态，5b接受的负脉冲下降沿到来时，5使8转为读状态，该负脉冲通过RC延时(延时时间＜＜负脉冲宽度)后送入第四部份电路的地址计数器计数，负脉冲过后，8恢复写状态，从而写入了该地址的各位状态。状态需改变时，用E1对4清零后，再用E2～E5对8设置新的状态。当6为低电平、2a为高电平时是运行状态4变为对送入CL的脉冲计数，2开启、5关闭、8为读状态，4对由7送入CL的脉冲计数，3的A、B、C、D各端分别与4的Q1～Q4连接，3对4的计数结果译码，如果4已清零且CL每天送入一个脉冲，那么依图4中K1、K2所处位置，第一天1的Q端为低电平，2输出高电平，8的I／01输出被吸收，开关执行I／02程序，第二天脉冲到达4，3的S1转高电平，1的Q转高电平，2输出低电平，I／02输出经D2被吸收，开关执行I／01程序，1的Q高电平一直保持到第13天脉冲到来，S12转高电平而4复零，便可以继续重复以上本文档来自技高网...

【技术保护点】
一种有多路时序循环逻辑开关的可编程时间控制器，其特征在于电路主要由数字式电子钟、时钟脉冲拾取电路、秒、分转换控制及秒计数电路、地址计数器、存贮阵列、多日循环兼编程状态设置电路、输出开关驱动的状态显示电路以及钟、地址始点设置及天脉冲发生电路组成。

【技术特征摘要】
1.一种有多路时序循环逻辑开关的可编程时间控制器，其特征在于电路主要由数字式电子钟、时钟脉冲拾取电路、秒、分转换控制及秒计数电路、地址计数器、存贮阵列、多日循环兼编程状态设置电路、输出开关驱动的状态显示电路以及钟、地址始点设置及天脉冲发生电路组成。2.根据权利要求1所述的控制器，其特征在于时钟脉冲拾取电路的输入端分别与数字式电子钟分个位译码输出端连接。3.根据权利要求1所述的控制器，其特征在于秒、分转换控制及秒计数电路的脉冲输入端图3(10)与时钟脉冲拾取电路的输出端图1(2)连接，脉冲输出端图3(4C)与一RC延时电路的一端和一只二输入与非门图4(5)的一个输入端连接，RC延时电路的另一端与地址计数器计数端连接。4.根据权利要求1或3所述的控制器，其特征在于二输入与非门图4(5)的输出端与存贮阵列的读写控制端连接，另一个输入端与编程——运行开关其中一刀的动点连接，开关该刀的定点与电源正极连接。5.根据权利要求1或3所述的控制器，其特征在于秒、分转换控制及秒计数电路的控制输出端图3(9)与数字式电子钟的秒显示控制端以及钟、地址始点设置及天脉冲发生电路的抗干扰控制端图6(5)连接，秒控制输入的一个控制端图3(5)经秒控制开关与存贮阵列的一个I／O端连接...

【专利技术属性】
技术研发人员：潘兆铿，霍正，
申请(专利权)人：潘兆铿，霍正，
类型：实用新型
国别省市：44[中国|广东]