带闹铃的电子表制造技术

本发明专利技术的带闹铃的电子表，依靠闹铃控制装置和步进电机，一组或多组指示指针在闹铃非设定状态下指示现时刻，指示该现时刻的上述指示指针在闹铃设定中及闹铃设定后指示闹铃设定时刻，在闹铃鸣钟后成为闹铃非设定状态，上述指示指针再次指示现时刻，所以，在闹铃鸣钟后就省去了不想使闹铃再鸣钟的禁止闹铃鸣钟的操作和再次进行闹铃设定时对闹铃鸣钟的禁止状态进行解除的操作，从而可以使操作简单化。（*该技术在2009年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及带闹铃的电子表的闹铃功能。先有的模拟显示的带闹铃的电子表，有闹铃呜钟方式和闹铃非呜钟方式两种，对于闹铃呜钟方式，在闹铃呜钟后仍然保持着闹铃设定时刻，经过一定时间，再次出现与闹铃设定时刻一致的时刻时，闹铃还要呜钟。但是，在先有的模拟显示的带闹铃的电子表中，闹铃呜钟后不想使闹铃再次呜钟时，必须通过开关操作等来禁止闹铃呜钟，另外，从闹铃呜钟的禁止状态再次进行闹铃的设定时，必须解除闹铃呜钟的禁止状态，所以操作复杂。另外，当采用定时器式的用法例如使闹铃在大约10分钟后呜钟时，使用者必须计算现时刻加上10分钟后的时刻，并将闹铃设定时刻调整到该时刻，需要复杂的操作程序。因此，本专利技术的目的在于克服上述缺点，省去闹铃呜钟后不想使闹铃再呜钟时进行的闹铃呜钟禁止的操作，而当再次进行闹铃设定时，省去解除闹铃呜钟禁止状态的操作，使操作简化，并减少外部操作部件，实现闹铃功能的多功能化，将闹铃功能的定时器用法简化。本专利技术的带闹铃的电子表具有多个步进电机和由这些步进电机驱动的指示指针及外部操作部件、闹铃呜钟装置和闹铃控制装置，其特征是一组或多组指示指针依靠闹铃控制装置和步进电机在闹铃非设定状态下指示现时刻，指示该现时刻的指示指针在闹铃设定中及闹铃设定后指示闹铃设定时刻，在闹铃呜钟之后，成为闹铃非设定状态，上述指示指针再次指示现时刻。按照本专利技术的上述结构，一组或多组指示指针依靠闹铃控制装置和步进电机在闹铃非设定状态下指示现时刻，指示该现时刻的指示指针在闹铃设定中及闹铃设定后指示闹铃设定时刻，在闹铃呜钟之后成为闹铃非设定状态，上述指示指针再次指示现时刻。另外，依靠闹铃控制装置对闹铃设定时刻的设定，当现时刻与闹铃设定时刻一致时，则成为闹铃非设定状态;在闹铃设定时刻的快进设定中，当现时刻与闹铃设定时刻一致时，闹铃设定时刻的快进设定便停止。附图说明图1是本专利技术带闹铃的电子表的一个实施例的集成电路的框图;图2是图1的精密计时电路211的具体结构例的框图;图3是图1的电机运针控制电路212的具体结构例的框图;图4是图1的运针基准信号形成电路220的具体结构例的框图;图5、图6、图7和图8分别是图1的第1驱动脉冲形成电路221、第2驱动脉冲形成电路222、第3驱动脉冲形成电路223和第4驱动脉冲形成电路224输出的电机驱动脉冲Pa、Pb、Pc和Pd的定时图;图9是图1的电机时钟信号控制电路226、227、228和229的具体结构例的框图;图10是本专利技术的模拟电子表的一个实施例的平面图;图11是用于通常时刻时分指示的齿轮系的剖面图;图12是用于通常时刻秒指示的齿轮系的剖面图;图13是用于精密计时秒指示的齿轮系的剖面图;图14是用于精密计时分指示及计时器秒指示的齿轮系的剖面图;图15是用于闹铃设定时刻指示的齿轮系的剖面图;图16是图10的实施例的电路接线图;图17是本实施例多功能电子表的总装完成体外观图;图18是用于指示通常时刻的流程图;图19是精密计时功能的流程图;图20是定时器功能的流程图;图21是闹铃功能的流程图;图22是电机的运针方法的流程图;图23是第2实施例对第1实施例追加的数字显示装置的框图。如图1所示，CMOS-IC20是一种用于模拟电子表的单片微处理器，在一块硅片上以中央CPU为中心，集成了程序存储器、数据存储器、4个电机驱动器、电机运针控制电路、声音发生器和中断控制电路等。下面对图1进行说明。201是中央CPU，由运算器、运算寄存器、地址控制寄存器、栈指针、指令寄存器和指令译码器等构成，利用存储映象输入/输出方式通过地址总线和数据总线与外围电路相连接。202是程序存储器，由2048字×12比特构成的掩膜只读存储器构成，存放着用以使集成电路动作的软件。203是程序存储器202的地址译码器。204是数据存储器，由112字×4比特构成的随机存取存储器构成，用作各种电子表的定时器和记忆各指针针位置的计数器等。205是数据存储器204的地址译码器。206是振荡电路，以与Xin及Xout端相连接的音叉式晶体振荡器为振源，以32768赫的频率振荡。207是振荡停止检测电路，当振荡电路206停止振荡时，检测该停振信号并使系统复位。208是第1分频电路，它将振荡电路206输出的32768赫信号φ32K进行顺序分频后，输出16赫信号φ16。209是第2分频电路，它将第1分频电路208输出的16赫信号φ16分频为直到1赫信号φ1的多种信号。另外，从8赫到1赫的各分频段的状态，利用软件可以读入到中央CPU201内。另外，在本实施例的集成电路中，作为用于电子表计时等处理的定时中断信号Tint，使用的是16赫信号φ16、8赫信号φ8和1赫信号φ1。定时中断信号Tint在各信号的后沿发生，各中断原因的读入和复位以及屏蔽都是依靠软件进行的，复位和屏蔽可以按各个原因分别进行。210是声音发生器，用以形成蜂呜器驱动信号，并输出到AL端。蜂呜器驱动信号的驱动频率、通/断、呜钟形式可以利用软件进行控制。211是精密计时电路，具体结构如图2所示，构成1/100秒精密计时器时，由硬件进行1/100秒针的运针控制，可以显著的减轻软件的负担。在图2中，2111是时钟信号形成电路，从512赫信号φ512形成作为精密计时计测的基准时钟信号的100赫信号φ100和用以形成1/100秒针驱动脉冲Pf的频率为100赫、脉宽为3.91ms的时钟脉冲Pfc。2112是50进制的精密计时计数器，用以计数通过与门2119的φ100，并依靠控制信号形成电路2118输出的精密计时复位信号Rcg进行复位。2113是寄存器，当控制信号形成电路2118输出分离指示指令信号Sp时，保存精密计时计数器2112的内容。2114是50进制的针位置计数器，通过计数1/100秒针驱动脉冲Pf来记忆1/100秒针的指示位置，并依靠控制信号形成电路2118输出的用以记忆1/100秒针0位置的信号Rhnd进行复位。2115是一致检测电路，它将寄存器2113和针位置计数器2114的内容进行比较，当二者一致时，便输出一致信号Dty。2116是0位置检测电路，当检测到针位置计数器2114为0时，便输出0检测信号Dto。2117是1/100秒针运针控制电路，在1/100秒针动作状态并且进行精密计时计测期间，当精密计时计数器2112和针位置计数器2114的内容一致时，通过时钟脉冲Rfc，当进行分离显示及计测停止时，如果寄存器2113和针位置计数器2114的内容不一致，通过时钟脉冲Rfc;在1/100秒针非动作状态下，在进行精密计时的计测当中，针位置计数器2114的内容是0以外的数值时，通过时针脉冲Rfc。2118是控制信号形成电路，它根据软件的指令，形成并输出命令精密计时计测开始/停止的开始信号St、命令分离显示/解除分离显示的分离信号Sp、命令精密计时计测复位的精密计时复位信号Reg、用以记忆1/100秒针0位置的0位置信号Rhnd和命令1/100秒针的动作/非动作的信号Drv。另外，1/100秒针驱动仅靠步进电机C便可进行。依靠精密计时计数器2112输出的5赫进位信号φ5发生精密计时中断信号CGint，依靠软件可以进行小于1/5秒的精密计时计测处理。212是电机运针控制电路，具体结构如图3所示，它本文档来自技高网...

【技术保护点】
一种带闹铃的电子表的特征是：具有多个步进电机、由各步进电机驱动的指示指针、外部操作装置、闹铃呜钟装置和闹铃控制装置，闹铃控制装置使一组或多组指示指针在闹铃非设定状态下指示现时刻，而在闹铃设定中及闹铃设定后指示该现时刻的上述指示指针指示闹铃设定时刻，同时，在闹铃呜钟后成为闹铃非设定状态，上述指示指针再次指示现时刻。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：川口孝，矢部宏，丸山昭彦，吉野雅士，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]