熵编码器、熵译码器及对应地熵编码方法和熵译码方法技术

本发明专利技术提供一种熵编码器、熵译码器及对应地方法。熵编码器包括：熵编码电路，被布置为接收像素组的多个符号，并且对从像素组的多个符号导出的数据进行熵编码，以生成由第一比特流部分和第二比特流部分组成的比特流段，其中，第一比特流部分包含像素组的多个符号的编码幅度数据，并且第二比特流部分包含像素组的多个符号的至少一部分的编码正负号数据；以及大小确定电路，被布置为确定比特流部分的大小，其中比特流部分包括第一比特流部分和第二比特流部分中的至少一个。本发明专利技术的熵编码器、熵译码器及对应地方法可以获取提取的比特流片段的比特流片段的比特流位置。

【技术实现步骤摘要】
熵编码器、熵译码器及对应地熵编码方法和熵译码方法
本专利技术所公开的实施例涉及熵编码和译码，更具体地，涉及用于通过确定至少一个比特流部分(例如，用于携带编码的正负号数据(signdata)的比特流部分)的大小来执行熵编码和熵译码的方法和装置。
技术介绍
一般来说，视频译码器性能通常受熵译码性能的限制。一种常规视频编码技术是将一个帧分割成多个片(slice)并且独立地对每个片进行编码。以这种方式，每个编码片可以在视频译码器处可独立译码。举例来说，视频编码器可经配置以具有用于单独产生不同比特流段的多个熵编码单元，且视频译码器可经配置以具有用于对从视频编码器发送的编码比特流中包括的不同比特流段进行并行熵译码的多个熵译码单元。关于视频编码器，需要知道用于组合比特流片段以形成经编码(或简写为编码)比特流的比特流片段的比特流位置。关于视频译码器，需要知道用于从经编码(或简写为编码)比特流提取比特流片段的比特流片段的比特流位置。
技术实现思路
依据本专利技术的示范性实施例，提出一种熵编码器、熵译码器及对应地方法以解决上述问题。本文档来自技高网...

【技术保护点】
1.一种熵编码器，其特征在于，包括：/n熵编码电路，被布置为接收像素组的多个符号，并且对从所述像素组的所述多个符号导出的数据进行熵编码，以生成由第一比特流部分和第二比特流部分组成的比特流段，其中，所述第一比特流部分包含所述像素组的所述多个符号的编码幅度数据，并且所述第二比特流部分包含所述像素组的所述多个符号的至少一部分的编码正负号数据，所述像素组包括多个像素，所述像素组的所述多个符号分别具有所述多个像素的多个符号值，并且当任一符号值具有零幅度值时，所述第二比特流部分不包含所述符号值的编码正负号值；以及/n大小确定电路，被布置为确定比特流部分的大小，其中所述比特流部分包括所述第一比特流部分和所述...

【技术特征摘要】
20170202 US 15/422,4841.一种熵编码器，其特征在于，包括：
熵编码电路，被布置为接收像素组的多个符号，并且对从所述像素组的所述多个符号导出的数据进行熵编码，以生成由第一比特流部分和第二比特流部分组成的比特流段，其中，所述第一比特流部分包含所述像素组的所述多个符号的编码幅度数据，并且所述第二比特流部分包含所述像素组的所述多个符号的至少一部分的编码正负号数据，所述像素组包括多个像素，所述像素组的所述多个符号分别具有所述多个像素的多个符号值，并且当任一符号值具有零幅度值时，所述第二比特流部分不包含所述符号值的编码正负号值；以及
大小确定电路，被布置为确定比特流部分的大小，其中所述比特流部分包括所述第一比特流部分和所述第二比特流部分中的至少一个。


2.根据权利要求1所述的熵编码器，其特征在于，所述熵编码器还包括：
零检测电路，其被布置为对所多个述符号值的多个幅度值执行零值检查以分别产生多个零值检查结果，其中当符号值具有非零幅度值时，相应的零值检查结果由第一值设置，并且当所述符号值具有零幅度值时，所述相应的零值检查结果通过第二值设置；
其中所述比特流部分是所述第二比特流部分，并且所述大小确定电路根据所述多个零值检查结果确定所述第二比特流部分的所述大小。


3.根据权利要求2所述的熵编码器，其特征在于，所述大小确定电路将所述第二比特流部分的所述大小设置为包括在所述多个零值检查结果中的第一值的数量。


4.根据权利要求1所述的熵编码器，其特征在于，所述熵编码电路还被配置为确定与所述像素组的所述多个符号的所述幅度数据的熵编码相关联的比特深度值，并且所述熵编码器还包括：
第一比特流位置确定电路，被布置为根据至少所述比特深度值计算第一比特流位置，其中所述第一比特流位置指示所述比特流段中的所述第一比特流部分的末端的位置。


5.根据权利要求4所述的熵编码器，其特征在于，每个符号值的编码幅度值的比特深度等于所述比特深度值，并且所述第一比特流位置确定电路至少根据所述比特深度值和所述像素组中包括的所述多个像素的数量的乘积来计算所述第一比特流位置。


6.根据权利要求4所述的熵编码器，其特征在于，还包括：
第二比特流位置确定电路，包括所述大小确定电路，并且被布置为根据所述第一比特流位置和所述比特流部分的所述大小来计算第二比特流位置，其中所述比特流部分是所述第二比特流部分，并且所述第二比特流位置指示所述第二比特流部分的末端在所述比特流段中的位置。


7.根据权利要求1所述的熵编码器，其特征在于，还包括：
比特流位置确定电路，包括所述大小确定电路，并且被布置为根据至少所述比特流部分的所述大小来计算比特流位置，其中，所述比特流位置指示所述比特流段中的所述第二比特流部分的末端的位置。


8.根据权利要求1所述的熵编码器，其特征在于，所述大小确定电路通过使用查找表或多路复用器来确定所述比特流部分的所述大小。


9.一种熵译码器，其特征在于，包括：
熵译码电路，被布置为接收由第一比特流部分和第二比特流部分组成的比特流段，并且对所述比特流段进行熵译码以获得像素组的多个符号的译码数据，其中所述第一比特流部分包含所述像素组的所述多个符号的编码幅度数据，所述第二比特流部分包含所述像素组的所述多个符号的至少一部分的编码正负号数据，所述像素组包括多个像素，所述像素组的所述多个符号分别具有所述多个像素的多个符号值，并且当任一符号值具有零幅度值时，所述第二比特流部分不包含所述符号值的编码正负号值；以及
大小确定电路，被布置为确定比特流部分的大小，其中所述比特流部分包括所述第一比特流部分和所述第二比特流部分中的至少一个。


10.根据权利要求9所述的熵译码器，其特征在于，所述第一比特流部分包括所述多个符号值的多个编码幅度值，所述熵译码器还包括：
零检查电路，其被布置以对所述多个符号值的所述多个编码幅度值分别执行零值检查以产生多个零值检查结果，其中当符号值的编码幅度值具有非零值时，通过第一值设置相应的零值检查结果，并且当所述符号值的所述编码幅度值具有零值时，通过第二值设置所述相应的零值检查结果；
其中所述比特流部分是所述第二比特流部分，并且所述大小确定电路根据所述多个零值检查结果确定所述第二比特流部分的所述大小。


11.根据权利要求10所述的熵译码器，其特征在于，所述大小确定电路将所述第二比特流部分的所述大小设置为包括在所述多个零值检查结果中的第一值的数量。


12.根据权利要求9所述的熵译码器，其特征在于，所述第一比特流部分包括编码比特深度值，所述熵译码电路译码所述编码比特深度值，以获得与所述像素组的所述多个符号的所述编码幅度数据的熵译码相关联的译码比特深度值，所述熵译码器还包括：
第一比特流位置确定电路，被布置为根据至少所述译码比特深度值计算第一比特流位置，其中所述第一比特流位置指示所述比特流段中的所述第一比特流部分的末端的位置。


13.根据权利要求12所述的熵译码器，其特征在于，所述第一比特流部分包括所述多个符号值的多个编码幅度值，每个符号值的编码幅度值的比特深度等于所述解碼比特深度值，并且所述第一比特流位置确定电路至少根据所述译码比特深度值和包括在所述像素组中的所述多个像素的数量的乘积来计算所述第一比特流位置。


14.根据权利要求12所述的熵译码器，其特征在于，还包括：
第二比特流位置确定电路，包括所述大小确定电路，并且被布置为根据所述第一比特流位置和所述比特流部分的所述大小来计算第二比特流位置，其中所述比特流部分是所述第二比特流部分，并且所述第二比特流位置指示所述第二比特流部分的末端在所述比特流段中的位置。


15.根据权利要求9所述的熵译码器，其特征在于，还包括：
比特流位置确定电路，包括所述大小确...

【专利技术属性】
技术研发人员：吴东兴，陈立恒，周汉良，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71