一种可编程逻辑器件管脚状态检测方法、装置及系统制造方法及图纸

本发明专利技术公开了一种可编程逻辑器件管脚状态检测方法、装置及系统，包括：预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚；在可编程逻辑器件正常工作后，控制可编程逻辑器件上的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号；控制可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号，并检测各个GPIO管脚的输入信号是否均为预设方波信号，若是，则释放服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并使服务器正常启动；若否，则通过BMC进行告警提示；有利于及时对可编程逻辑器件的管脚进行维护，能够节约人力成本、提高运维效率。提高运维效率。提高运维效率。

【技术实现步骤摘要】
一种可编程逻辑器件管脚状态检测方法、装置及系统


[0001]本专利技术实施例涉及计算机
，特别是涉及一种可编程逻辑器件管脚状态检测方法、装置及系统。

技术介绍

[0002]目前服务器中使用的可编程逻辑器件芯片例如CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)都是经过芯片厂家及市场的大量验证，其稳定性可以得到保证，但是由于操作不当，线路设计及加工工艺等方面的问题，经常会出现可编程逻辑器件管脚损坏问题，从而导致服务器运行异常。如图1所示，在服务器架构中，可编程逻辑器件主要用来控制服务器的上下电时序，其控制原理是，可编程逻辑器件通过逻辑代码，控制GPIO的高低电平，从而控制VR芯片的使能信号，使能信号为高电平时，VR(Voltage Regulator，稳压器)芯片可以产生电压，服务器可以上电；使能信号为低电平时，VR芯片不会输出电压，服务器断电。此架构下，一旦可编程逻辑器件的管脚出现问题，VR的使能信号不再受控，电源不正常就会导致服务器工作不正常，由于服务器主板上VR较多，链路也比较复杂，当服务器工作不正常是，无法确定到底是VR链路中的可编程逻辑器件逻辑代码、可编程逻辑器件管脚、硬件链路、VR Code中哪一项存在问题，还是需要研发人员使用示波器或万用表，并配合可编程逻辑器件逻辑代码修改，来完成问题的分析定位，浪费大量的人力成本。
[0003]鉴于此，如何提供一种解决上述技术问题的可编程逻辑器件管脚状态检测方法、装置及系统成为本领域技术人员需要解决的技术问题。

技术实现思路

[0004]本专利技术实施例的目的是提供一种可编程逻辑器件管脚状态检测方法、装置及系统，在使用过程中能够使工作人员及时获知是可编程逻辑器件管脚出现异常，并及时对可编程逻辑器件的管脚进行维护，有利于节约人力成本、提高运维效率。
[0005]为解决上述技术问题，本专利技术实施例提供了一种可编程逻辑器件管脚状态检测方法，包括：
[0006]预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚；
[0007]在所述可编程逻辑器件正常工作后，控制所述可编程逻辑器件上的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号；
[0008]控制所述可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号，并检测各个所述GPIO管脚的输入信号是否均为所述预设方波信号，若是，则各个所述GPIO管脚的状态正常，释放所述服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并使所述服务器正常启动；若否，则存在状态异常的GPIO管脚，通过BMC进行告警提示。
[0009]可选的，还包括：
[0010]记录所述可编程逻辑器件中所有GPIO管脚各自的状态检测结果，并将各个所述状
态检测结果存储至寄存器中。
[0011]可选的，还包括：
[0012]将所述寄存器中的各个所述状态检测结果传输至所述BMC中，以便通过所述BMC对各个所述状态检测结果进行展示。
[0013]可选的，所述将各个所述状态检测结果存储至寄存器中为：
[0014]将各个所述状态检测结果以列表的形式存储至所述寄存器中。
[0015]可选的，在确定出存在状态异常的GPIO管脚后，还包括：
[0016]持续拉低所述服务器主板上最先上电的Aux电的使能信号和Core电的使能信号。
[0017]本专利技术实施例还提供了一种可编程逻辑器件管脚状态检测装置，包括：
[0018]设置模块，用于预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚；
[0019]第一控制模块，用于在所述可编程逻辑器件正常工作后，控制所述可编程逻辑器件上的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号；
[0020]第二控制模块，用于控制所述可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号；
[0021]检测模块，用于检测各个所述GPIO管脚的输入信号是否均为所述预设方波信号，若是，则各个所述GPIO管脚的状态正常，触发释放模块；若否，则存在状态异常的GPIO管脚，触发告警模块；
[0022]所述释放模块，用于释放所述服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并使所述服务器正常启动；
[0023]所述告警模块，用于通过BMC进行告警提示。
[0024]可选的，还包括：
[0025]记录模块，用于记录所述可编程逻辑器件中所有GPIO管脚各自的状态检测结果，并将各个所述状态检测结果存储至寄存器中。
[0026]可选的，还包括：
[0027]传输模块，用于将所述寄存器中的各个所述状态检测结果传输至所述BMC中，以便通过所述BMC对各个所述状态检测结果进行展示。
[0028]本专利技术实施例还提供了一种可编程逻辑器件管脚状态检测系统，包括：
[0029]存储器，用于存储计算机程序；
[0030]处理器，用于执行所述计算机程序时实现如上述所述可编程逻辑器件管脚状态检测方法的步骤。
[0031]本专利技术实施例提供了一种可编程逻辑器件管脚状态检测方法、装置及系统，该方法通过预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚，在可编程逻辑器件正常启动之后可以控制可编程逻辑器件中的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并且控制可编程逻辑器件中的各个GPIO管脚在预设时长内输出预设方波信号，由于每个GPIO管脚均为双向管脚，因此每个GPIO管脚均存在输入信号，当检测到各个GPIO管脚各自的输入信号均为预设方波信号时，说明每个GPIO管脚状态正常，此时可以释放服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，使服务器正常启动，只要检测出其中一个GPIO管脚的输入信号不是预设方波信号时，就
说明该GPIO管脚状态异常，此时可以通过BMC进行告警提示，以便工作人员及时获知是可编程逻辑器件管脚出现异常，并及时对可编程逻辑器件的管脚进行维护，有利于节约人力成本、提高运维效率。
附图说明
[0032]为了更清楚地说明本专利技术实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0033]图1为现有技术中的一种可编程逻辑器件的GPIO管脚示意图；
[0034]图2为本专利技术实施例提供的一种可编程逻辑器件管脚状态检测方法的流程示意图；
[0035]图3为本专利技术实施例提供的一种可编程逻辑器件的GPIO管脚架构图；
[0036]图4为本专利技术实施例提供的一种可编程逻辑器件管脚状态检测装置的结构示意图。
具体实施方式
[0037]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可编程逻辑器件管脚状态检测方法，其特征在于，包括：预先将可编程逻辑器件中的各个GPIO管脚设置为双向管脚；在所述可编程逻辑器件正常工作后，控制所述可编程逻辑器件上的两个配置管脚分别拉低服务器主板上最先上电的Aux电的使能信号和Core电的使能信号；控制所述可编程逻辑器件上的各个GPIO管脚在预设时长内输出预设方波信号，并检测各个所述GPIO管脚的输入信号是否均为所述预设方波信号，若是，则各个所述GPIO管脚的状态正常，释放所述服务器主板上最先上电的Aux电的使能信号和Core电的使能信号，并使所述服务器正常启动；若否，则存在状态异常的GPIO管脚，通过BMC进行告警提示。2.根据权利要求1所述的可编程逻辑器件管脚状态检测方法，其特征在于，还包括：记录所述可编程逻辑器件中所有GPIO管脚各自的状态检测结果，并将各个所述状态检测结果存储至寄存器中。3.根据权利要求2所述的可编程逻辑器件管脚状态检测方法，其特征在于，还包括：将所述寄存器中的各个所述状态检测结果传输至所述BMC中，以便通过所述BMC对各个所述状态检测结果进行展示。4.根据权利要求2所述的可编程逻辑器件管脚状态检测方法，其特征在于，所述将各个所述状态检测结果存储至寄存器中为：将各个所述状态检测结果以列表的形式存储至所述寄存器中。5.根据权利要求1所述的可编程逻辑器件管脚状态检测方法，其特征在于，在确定出存在状态异常的GPIO管脚后，还包括：持续拉低所述服务器主板上最先上电的Aux电的使能信号和Core电的使能信号。6.一...

【专利技术属性】
技术研发人员：宁辰，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：