带PCIeretimer的链路状态诊断系统及方法技术方案

本发明专利技术提供一种带PCIe retimer的链路状态诊断系统及方法，所述系统包括PCIe retimer、PCIe Switch、BMC及CPU；PCIe Switch设有上行端口和下行扩展端口，PCIe Switch的上行端口与PCIe retimer连接，PCIe Switch的下行扩展端口连接有终端设备EP；CPU设有PCIe控制器RC，PCIe控制器RC与PCIe retimer连接；BMC与PCIe retimer连接；所述方法：BMC获取PCIe retimer的错误及链路状态信息，并根据PCIe retimer错误及链路状态信息定位发生错误及链路状态异常的PCIE retimer。retimer。retimer。

【技术实现步骤摘要】
retimer的链路状态诊断系统及方法，以解决上述技术问题。
[0014]第一方面，本专利技术提供一种带PCIe retimer的链路状态诊断系统，包括PCIe retimer、PCIe Switch、BMC及CPU；
[0015]PCIe Switch设有上行端口和下行扩展端口，PCIe Switch的上行端口与PCIe retimer连接，PCIe Switch的下行扩展端口连接有若干终端设备EP；
[0016]CPU设有PCIe控制器RC，PCIe控制器RC与PCIe retimer连接；
[0017]BMC与PCIe retimer连接；
[0018]BMC，用于获取并监控PCIe retimer实时的错误信息及链路状态信息。
[0019]进一步地，BMC还连接有PCH，PCH连接有BIOS；
[0020]PCH还与CPU连接。
[0021]进一步地，CPU的数量为若干个，若干CPU中只有一个CPU与PCH连接，设为主CPU，设主CPU外的CPU为从CPU；
[0022]从CPU与主CPU之间通过UPI总线连接。
[0023]进一步地，BMC通过I2C总线与PCIe retimer连接，PCH通过LPC总线与BMC连接，BIOS通过SPI总线与PCH连接，主CPU通过DMI总线与PCH连接。
[0024]进一步地，PCIe Switch的上行端口与PCIe retimer通过线缆连接。
[0025]进一步地，BMC设置有PCIe retimerAPI接口；
[0026]BMC通过PCIe retimer API接口获取并监控PCIe retimer实时的错误信息及链路状态信息。
[0027]第二方面，本专利技术提供一种基于上述第一方面的带PCIe retimer的链路状态诊断方法，包括如下步骤：
[0028]S1.BMC获取各PCIe retimer的错误信息及链路状态信息；
[0029]S2.BMC根据各PCIe retimer的错误信息定位发生错误的PCIE retimer；
[0030]S3.BMC根据各PCIe retimer的链路状态信息判断链路状态是否异常，以及定位并记录异常的链路。
[0031]进一步地，步骤S1具体步骤如下：
[0032]S11.BMC通过PCIe retimer API接口获取各PCIe retimer的实时的可纠正错误信息、不可纠错误信息及致命错误信息；
[0033]S12.BMC通过PCIe retimer API接口获取各PCIe retimer的实时的上下行链路速度、上下行链路带宽。
[0034]进一步地，步骤S2具体步骤如下：
[0035]S21.BMC根据获取的PCIe retimer的各类型错误，定位发生可纠正错误的PCIe retimer、发生不可纠错误的PCIe retimer及发生致命错误的PCIe retimer；
[0036]S22.BMC将各类型错误信息对应的PCIe retimer记录在BMC事件日志中。
[0037]进一步地，步骤S3具体步骤如下：
[0038]S31.BMC将各PCIe retimer的上行链路速度、下行链路速度、上行链路带宽以及下行链路带宽分别与标准值进行比较，并判断是否存在异常链路状态；
[0039]若否，结束；
[0040]若是，进入步骤S32；
[0041]S32.BMC定位异常链路状态对应的PCIe retimer、PCIe retimer异常链路及其异常链路类型，并记录到BMC事件日志中。
[0042]本专利技术的有益效果在于，
[0043]本专利技术提供的带PCIe retimer的链路状态诊断系统及方法，补全在PCIe链路上PCIe retimer的监控缺失，实现PCIe链路中PCIe retimer的链路健康状态主动侦测，提高PCIe链路侦测的精细化程度，有助于快速定位问题源头，提升服务器维修中问题解决效率。
[0044]此外，本专利技术设计原理可靠，结构简单，具有非常广泛的应用前景。
[0045]由此可见，本专利技术与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
[0046]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0047]图1是本专利技术的系统示意图；
[0048]图2是本专利技术的方法流程示意图一；
[0049]图3是本专利技术的方法流程示意图二；
[0050]图中，1.1-第一PCIe retimer；1.2-第二PCIe retimer；1.3-第三PCIe retimer；1.4-第四PCIe retimer；2.1-第一PCIe Switch；2.2-第二PCIe Switch；2.3-第三PCIe Switch；2.4-第四PCIe Switch；3-终端设备EP；4-主CPU；5-从CPU；6-BMC；7-RC；8-PCH；9-BIOS。
具体实施方式
[0051]为了使本
的人员更好地理解本专利技术中的技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0052]实施例1：
[0053]本专利技术提供一种带PCIe retimer的链路状态诊断系统，包括PCIe retimer、PCIe Switch、BMC及CPU；
[0054]PCIe Switch设有上行端口和下行扩展端口，PCIe Switch的上行端口与PCIe retimer连接，PCIe Switch的下行扩展端口连接有若干终端设备EP；
[0055]CPU设有PCIe控制器RC，PCIe控制器RC与PCIe retimer连接；
[0056]BMC与PCIe retimer连接；
[0057]BMC，用于获取并监控PCIe retimer实时的错误信息及链路状态信息。
[0058]在某些实施例中，BMC还连接有PCH，PCH连接有BIOS；
[0059]PCH还与CPU连接。
[0060]在某些实施例中，CPU的数量为若干个，若干CPU中只有一个CPU与PCH连接，设为主
CPU，设主CPU外的CPU为从CPU；
[0061]从CPU与主CPU之间通过UPI总线连接。
[0062]在某些实施例中，BMC通过I2C总线与PCIe retimer连接，PCH通过LPC总线与BMC连接，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带PCIe retimer的链路状态诊断系统，其特征在于，包括PCIe retimer、PCIe Switch、BMC及CPU；PCIe Switch设有上行端口和下行扩展端口，PCIe Switch的上行端口与PCIe retimer连接，PCIe Switch的下行扩展端口连接有若干终端设备EP；CPU设有PCIe控制器RC，PCIe控制器RC与PCIe retimer连接；BMC与PCIe retimer连接；BMC，用于获取并监控PCIe retimer实时的错误信息及链路状态信息。2.如权利要求1所述的带PCIe retimer的链路状态诊断系统，其特征在于，BMC还连接有PCH，PCH连接有BIOS；PCH还与CPU连接。3.如权利要求2所述的带PCIe retimer的链路状态诊断系统，其特征在于，CPU的数量为若干个，若干CPU中只有一个CPU与PCH连接，设为主CPU，设主CPU外的CPU为从CPU；从CPU与主CPU之间通过UPI总线连接。4.如权利要求3所述的带PCIe retimer的链路状态诊断系统，其特征在于，BMC通过I 2C总线与PCIe retimer连接，PCH通过LPC总线与BMC连接，BIOS通过SPI总线与PCH连接，主CPU通过DMI总线与PCH连接。5.如权利要求4所述的带PCIe retimer的链路状态诊断系统，其特征在于，PCIe Switch的上行端口与PCIe retimer通过线缆连接。6.如权利要求1所述的带PCIe retimer的链路状态诊断系统，其特征在于，BMC设置有PCIe retimer API接口；BMC通过PCIe retimer API接口获取并监控PCIe retimer实时的错误信息及链路状态信息。7.一种基于上述权利要求1-...

【专利技术属性】
技术研发人员：孔祥涛，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：