指令选择电路以及程序运行方法技术

本申请提供一种指令选择电路以及程序运行方法，该方案通过在配置电路写入只读存储器的待修改程序地址和随机存取存储器的目标地址；其中，随机存取存储器的目标地址已存储闪速存储器中指定地址的数据；通过地址切换电路连接配置电路，接收待修改程序地址、目标地址以及当前运行地址，当待修改程序地址与当前运行地址一致时，指令选择通道切换到目标地址。从而在ROM中程序存在bug时，可以跳转执行随机存取存储器中目标地址的程序，解决ROM中程序无法修改的问题。无法修改的问题。无法修改的问题。

【技术实现步骤摘要】
指令选择电路以及程序运行方法


[0001]本申请涉及芯片
，特别涉及一种指令选择电路以及程序运行方法。

技术介绍

[0002]ROM(Read-Only Memory)是只读内存的简称，是一种只能读出事先所存数据的固态半导体存储器。ROM主要由地址译码器、存储体、读出线及读出放大器等部分组成，其所存数据稳定，断电后所存数据也不会改变，并且结构较简单，使用方便，因而常用于存储各种固定程序和数据。
[0003]通常情况下ROM是用来存储所有与底层相关的程序(如上电初始化)，此部分程序对于用户应用程序时是不可见的。流片的时候通过掩膜的方式加载程序代码到ROM，因此ROM中的程序无法修改，万一掩膜过程中出现错误，导致ROM中的程序运行出错，则会带来巨大的损失；如果发现程序中有BUG(计算机程序中的错误)或者新增功能需要升级，则需要通过改版的方式进行，价格不菲。

技术实现思路

[0004]本申请实施例提供了指令选择电路，用以解决ROM程序无法修改引起的问题。
[0005]本申请实施例提供了一种指令选择电路，包括：
[0006]配置电路，用于写入只读存储器的待修改程序地址和随机存取存储器的目标地址；其中，所述随机存取存储器的目标地址已存储闪速存储器中指定地址的数据；
[0007]地址切换电路，连接所述配置电路，用于接收所述待修改程序地址、所述目标地址以及当前运行地址，当所述待修改程序地址与所述当前运行地址一致时，指令选择通道切换到所述目标地址。
[0008]在一实施例中，所述配置电路包括：
[0009]第一寄存器，用于输出选通信号，选通指定寄存器；
[0010]第二寄存器组，连接所述第一寄存器的输出端，用于写入所述待修改程序地址的高八位；
[0011]第三寄存器组，连接所述第一寄存器的输出端，用于写入所述待修改程序地址的低八位；
[0012]第四寄存器组，连接所述第一寄存器的输出端，用于写入所述随机存取存储器的目标地址。
[0013]在一实施例中，所述配置电路还包括：
[0014]第一与门电路，连接所述第一寄存器的输出端，用于对第二寄存器组的时钟信号与所述选通信号的第一比特位数值进行与运算；
[0015]第二与门电路，连接所述第一寄存器的输出端，用于对第二寄存器组的时钟信号与所述选通信号的第二比特位数值进行与运算；
[0016]所述第一与门电路的输出端连接所述第二寄存器组的第二寄存器、第三寄存器组
的第三寄存器以及第四寄存器组的第四寄存器。
[0017]所述第二与门电路的输出端连接所述第二寄存器组的第五寄存器、第三寄存器组的第六寄存器以及第四寄存器组的第七寄存器。
[0018]在一实施例中，所述配置电路还包括：
[0019]第五寄存器组，包括第一D触发器和第二D触发器；
[0020]两组逻辑电路，第一组逻辑电路连接第一寄存器和第一D触发器，用于对所述选通信号的第一比特位数值进行逻辑运算后输入所述第一D触发器；
[0021]第二组逻辑电路连接第一寄存器和第二D触发器，用于对选通信号的第二比特位数值进行运算逻辑后输入第二D触发器。
[0022]在一实施例中，每组逻辑电路包括：
[0023]非门电路，输入端连接第一寄存器的输出端；
[0024]第一或门电路，所述第一或门电路的第一输入端连接非门电路的输出端，所述第一或门电路的第二输入端用于输入控制信号；
[0025]第二或门电路，所述第二或门电路的第一输入端连接第一寄存器的输出端，所述第二或门电路的第二输入端连接第五寄存器组的输出端；
[0026]第三与门电路，连接所述第一或门电路的输出端和第二或门电路的输出端，所述第三与门电路的输出端连接所述第五寄存器的输入端。
[0027]在一实施例中，所述地址切换电路，包括：
[0028]地址比较电路，连接所述配置电路，用于比较所述待修改程序地址与当前运行地址；
[0029]地址选择电路，连接所述地址比较电路和所述配置电路，用于接收所述目标地址，在所述修改程序地址与当前运行地址相同时，输出所述目标地址。
[0030]在一实施例中，所述待修改程序包括首地址和尾地址，所述地址比较电路包括：
[0031]第一比较电路，连接所述配置电路，用于比较首地址与当前运行地址；
[0032]第二比较电路，连接所述配置电路，用于比较尾地址与当前运行地址。
[0033]在一实施例中，所述第一比较电路包括：
[0034]第一异或门电路组合，用于输入首地址与当前运行地址的反向信号；
[0035]与非门电路组合，输入端连接所述第一异或门电路组合的输出端；
[0036]或门电路组合，输入端连接所述与非门电路组合的输出端；
[0037]第一或非门电路，输入端连接所述或门电路组合的输出端；所述第一或非门电路的输出端连接所述地址选择电路；
[0038]第一非门电路，输入端连接所述第一或非门电路的输出端；所述第一非门电路的输出端连接第二比较电路。
[0039]在一实施例中，所述第二比较电路包括：
[0040]第二异或门电路组合，用于输入尾地址与当前运行地址的反向信号；
[0041]第一与门电路组合，输入端连接所述第二异或门电路组合的输出端；
[0042]第二与门电路组合，输入端连接所述第一与门电路组合的输出端；
[0043]与非门电路，输入端连接所述第二与门电路组合的输出端；
[0044]第二或非门电路，输入端连接所述与非门电路的输出端；所述第二或非门电路的
输出端连接所述地址选择电路的输入端。
[0045]本申请实施例还提供了一种程序运行方法，包括：
[0046]通过执行散转程序，跳转到只读存储器的第一地址；
[0047]通过运行所述第一地址的处理程序，复制闪速存储器中指定地址的数据到随机存取存储器的目标地址；
[0048]继续执行散转程序，跳转到只读存储器的第二地址；
[0049]通过执行所述第二地址的处理程序，将所述目标地址和只读存储器的待修改程序地址写入寄存器；
[0050]当运行到所述只读存储器的待修改程序地址时，上述指令选择电路输出所述目标地址，跳转执行所述目标地址的程序。
[0051]本申请上述实施例提供的技术方案，通过在配置电路写入只读存储器的待修改程序地址和随机存取存储器的目标地址；其中，随机存取存储器的目标地址已存储闪速存储器中指定地址的数据；通过地址切换电路连接配置电路，接收待修改程序地址、目标地址以及当前运行地址，当待修改程序地址与当前运行地址一致时，指令选择通道切换到目标地址。从而在ROM中程序存在bug时，可以跳转执行随机存取存储器中目标地址的程序，解决ROM中程序无法修改的问题。
附图说明
[0052]为了更清楚地说明本申请实施例的技术方案，下面将对本申请本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种指令选择电路，其特征在于，包括：配置电路，用于写入只读存储器的待修改程序地址和随机存取存储器的目标地址；其中，所述随机存取存储器的目标地址已存储闪速存储器中指定地址的数据；地址切换电路，连接所述配置电路，用于接收所述待修改程序地址、所述目标地址以及当前运行地址，当所述待修改程序地址与所述当前运行地址一致时，指令选择通道切换到所述目标地址。2.根据权利要求1所述的指令选择电路，其特征在于，所述配置电路包括：第一寄存器，用于输出选通信号，选通指定寄存器；第二寄存器组，连接所述第一寄存器的输出端，用于写入所述待修改程序地址的高八位；第三寄存器组，连接所述第一寄存器的输出端，用于写入所述待修改程序地址的低八位；第四寄存器组，连接所述第一寄存器的输出端，用于写入所述随机存取存储器的目标地址。3.根据权利要求2所述的指令选择电路，其特征在于，所述配置电路还包括：第一与门电路，连接所述第一寄存器的输出端，用于对第二寄存器组的时钟信号与所述选通信号的第一比特位数值进行与运算；第二与门电路，连接所述第一寄存器的输出端，用于对第二寄存器组的时钟信号与所述选通信号的第二比特位数值进行与运算；所述第一与门电路的输出端连接所述第二寄存器组的第二寄存器、第三寄存器组的第三寄存器以及第四寄存器组的第四寄存器；所述第二与门电路的输出端连接所述第二寄存器组的第五寄存器、第三寄存器组的第六寄存器以及第四寄存器组的第七寄存器。4.根据权利要求2所述的指令选择电路，其特征在于，所述配置电路还包括：第五寄存器组，包括第一D触发器和第二D触发器；两组逻辑电路，第一组逻辑电路连接第一寄存器和第一D触发器，用于对所述选通信号的第一比特位数值进行逻辑运算后输入所述第一D触发器；第二组逻辑电路连接第一寄存器和第二D触发器，用于对选通信号的第二比特位数值进行运算逻辑后输入第二D触发器。5.根据权利要求4所述的指令选择电路，其特征在于，每组逻辑电路包括：非门电路，输入端连接第一寄存器的输出端；第一或门电路，所述第一或门电路的第一输入端连接非门电路的输出端，所述第一或门电路的第二输入端用于输入控制信号；第二或门电路，所述第二或门电路的第一输入端连接第一寄存器的输出端，所述第二或门电路的第二输入端连接第五寄存器组的输出端；第三与门电路，连...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：浙江地芯引力科技有限公司，
类型：发明
国别省市：