用于将波导结构耦合到集成电路封装的方法和设备技术

提供一种机构以减小波导天线与集成电路装置管芯中的传输和接收电路系统的距离。通过竖直接近IC装置管芯顶表面上的射频连接件来执行这种距离的减小。可以在封装的密封剂中形成腔以接近连接件，且电镀所述腔以执行屏蔽功能。将始于RF垫的连续连接用作竖直互连件。可用密封剂灌封材料填充所述竖直互连件周围的区域，并进行背面研磨以形成半导体装置封装的表面。可将波导天线馈线电镀或印刷在所述封装的所述表面上的所述竖直互连件上。的所述表面上的所述竖直互连件上。的所述表面上的所述竖直互连件上。

【技术实现步骤摘要】
用于将波导结构耦合到集成电路封装的方法和设备


[0001]本公开大体上涉及毫米波(mmWave)集成电路(例如，用于汽车雷达系统和高速通信系统的集成电路)，且更具体地，涉及将波导和天线馈线并入集成电路封装的顶表面中，从而减小封装的覆盖面积、降低集成电路与天线馈线之间的信号损耗，并降低其上安装IC封装的PCB的成本。

技术介绍

[0002]雷达传感器和高频无线电装置(例如，5G-NR和WiGig)在自动化和自主驾驶概念和应用的开发中起重要作用。这些装置可能需要若干天线用于传输和检测信号，并且需要高度的信号灵敏度。这些天线和相关联的半导体装置封装会占用电路板上相当大的面积。预计在未来几年，汽车雷达传感器和高速通信装置的使用将继续增长，因此有必要减小此类集成电路装置的大小且提高其灵敏度。
[0003]产生足够的功率进行传输并提供所需灵敏度以检测毫米波(mmWave或W波段)系统的信号受到各种半导体装置约束的限制，包括可用面积和随距离的信号衰减。为了使因装置管芯中的传输和接收电路系统的传输线而导致的功率损耗最小化，已使用多种技术来减小波导天线与电路系统的距离。在过去，已在与雷达集成电路相关联的PCB上安装一个或多个波导天线，然后通过将天线馈线并入集成电路封装的外围上而将天线馈线移近电路系统。
[0004]但考虑到较高性能的mmWave系统要求天线的能量损耗最小以及天线之间显著的隔离度，因此期望提供一种使从传输/接收电路系统到天线的距离最小化的封装。

技术实现思路

[0005]根据本专利技术的一个方面，提供一种半导体装置封装，包括：
[0006]半导体装置管芯，所述半导体装置管芯包括在有源主表面上的一个或多个射频(RF)垫；
[0007]密封材料，所述密封材料在所述半导体装置管芯上方和周围；
[0008]一个或多个天线馈线，所述一个或多个天线馈线形成于所述密封材料的主表面上，其中
[0009]每个天线馈线具有在所述半导体装置管芯上的对应RF信号垫，且
[0010]每个天线馈线的至少一部分在所述对应RF信号垫的正上方；
[0011]以及
[0012]竖直互连件，所述竖直互连件将每个RF信号垫耦合到对应的所述天线馈线，其中
[0013]所述竖直互连件包括通过增材制造形成的连续导体，且
[0014]每个连续导体通过所述密封材料竖直地安置。
[0015]根据一个或多个实施例，另外包括：
[0016]一个或多个波导接触垫，所述一个或多个波导接触垫在对应于第一天线馈线的所
述密封材料的所述主表面上；以及
[0017]第一电磁屏蔽，所述第一电磁屏蔽形成于围绕所述天线馈线的模制化合物中，且以电气方式耦合到所述波导接触垫。
[0018]根据一个或多个实施例，所述电磁屏蔽延伸到所述半导体装置管芯的所述有源主表面。
[0019]根据一个或多个实施例，所述电磁屏蔽被配置成电磁隔离所述竖直互连件。
[0020]根据一个或多个实施例，另外包括：波导，所述波导以电气方式耦合到所述第一波导接触垫，其中所述波导以粘附方式耦合到所述密封材料的所述主表面，且所述波导以通信方式耦合到相关联的天线馈线。
[0021]根据一个或多个实施例，所述竖直互连件另外包括：导电立柱，所述导电立柱竖直地形成于每个RF信号垫上；并且所述连续导体将所述导电立柱耦合到所述天线馈线。
[0022]根据一个或多个实施例，另外包括：引线框架，所述引线框架以粘附方式耦合到所述半导体装置管芯的无源主表面，且包括一个或多个引线；以及一个或多个线接合，所述一个或多个线接合将所述半导体装置管芯的所述有源主表面上的一个或多个其它信号垫以电气方式耦合到所述一个或多个引线中的对应引线。
[0023]根据一个或多个实施例，所述连续导体包括线接合。
[0024]根据本专利技术的第二方面，提供一种用于形成半导体装置封装的方法，所述半导体装置封装具有竖直地形成于包括在所述封装中的半导体装置管芯上方的一个或多个波导天线馈线，所述方法包括：
[0025]将所述半导体装置管芯耦合在封装引线框架上，其中所述半导体装置管芯包括有源主表面上的第一射频(RF)信号垫；
[0026]从所述第一RF信号垫到所述半导体装置封装的顶部主表面形成竖直互连件，其中
[0027]所述竖直互连件包括连续导体，所述连续导体具有耦合到所述竖直互连件中的连接点的第一端，并从所述连接点延伸到至少等于所述半导体装置封装的最终厚度的高度，且
[0028]使用增材制造技术在所述连接点上方形成所述连续导体；
[0029]在所述半导体装置管芯的侧面上方和周围且在所述竖直互连件上方和周围形成密封剂；以及
[0030]在所述半导体装置封装的第一主表面暴露所述连续导体的第二端。
[0031]根据一个或多个实施例，另外包括：在所述半导体装置管芯上方且在所述竖直互连件周围形成第一电磁屏蔽结构，其中所述电磁屏蔽结构延伸到所述半导体装置封装的所述第一主表面。
[0032]根据一个或多个实施例，所述形成所述密封剂包括：执行薄膜辅助成型以形成在其上形成所述第一电磁屏蔽结构的表面和所述半导体装置封装的顶部区域，其中使用第一密封材料进行所述薄膜辅助成型。
[0033]根据一个或多个实施例，形成所述第一电磁屏蔽结构另外包括：在所述第一密封材料的表面上形成导电层。
[0034]根据一个或多个实施例，所述形成所述导电层包括溅镀或电镀。
[0035]根据一个或多个实施例，另外包括：如果所述第一电磁屏蔽结构或所述第一密封
材料覆盖所述竖直互连件中的所述连接点，则暴露所述连接点；以及竖直从所述连接点到至少等于所述半导体装置封装的厚度的高度形成所述连续导体，且随后形成线接合，以将所述线接合耦合到所述电磁屏蔽的所述表面。
[0036]根据一个或多个实施例，所述暴露所述连续导体的所述第二端包括：在所述连续导体和所述第一电磁屏蔽结构的至少一部分上方形成第二密封剂；以及将所述第二密封剂、第一密封剂、所述连续导体的一部分和所述电磁屏蔽结构的一部分研磨至所述半导体装置封装的所述最终厚度。
[0037]根据一个或多个实施例，另外包括：将模具障壁附着到所述半导体装置管芯的所述有源主表面，其中所述模具障壁包围所述第一RF信号垫；以及执行所述薄膜辅助成型，使得所述模具障壁防止在所述第RF信号垫上方形成密封剂。
[0038]根据一个或多个实施例，所述形成所述竖直互连件包括：形成从所述第一RF信号垫竖直地延伸的导电立柱，其中所述连接点是所述导电立柱的自由端。
[0039]根据一个或多个实施例，所述连接点是所述第一RF信号垫。
[0040]根据一个或多个实施例，另外包括：在所述半导体装置封装的所述顶部主表面上形成所述一个或多个波导天线馈线。
附图说明
[0041]通过参考附图可以更好地理解本专利技术的实施例。
[0042]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置封装，其特征在于，包括：半导体装置管芯，所述半导体装置管芯包括在有源主表面上的一个或多个射频(RF)垫；密封材料，所述密封材料在所述半导体装置管芯上方和周围；一个或多个天线馈线，所述一个或多个天线馈线形成于所述密封材料的主表面上，其中每个天线馈线具有在所述半导体装置管芯上的对应RF信号垫，且每个天线馈线的至少一部分在所述对应RF信号垫的正上方；以及竖直互连件，所述竖直互连件将每个RF信号垫耦合到对应的所述天线馈线，其中所述竖直互连件包括通过增材制造形成的连续导体，且每个连续导体通过所述密封材料竖直地安置。2.根据权利要求1所述的半导体装置封装，其特征在于，另外包括：一个或多个波导接触垫，所述一个或多个波导接触垫在对应于第一天线馈线的所述密封材料的所述主表面上；以及第一电磁屏蔽，所述第一电磁屏蔽形成于围绕所述天线馈线的模制化合物中，且以电气方式耦合到所述波导接触垫。3.根据权利要求2所述的半导体装置封装，其特征在于，所述电磁屏蔽延伸到所述半导体装置管芯的所述有源主表面。4.根据权利要求3所述的半导体装置封装，其特征在于，所述电磁屏蔽被配置成电磁隔离所述竖直互连件。5.根据权利要求3所述的半导体装置封装，其特征在于，另外包括：波导，所述波导以电气方式耦合到所述第一波导接触垫，其中所述波导以粘附方式耦合到所述密封材料的所述主表面，且所述波导以通信方式耦合到相关联的天线馈线。6.根据权利要求1所述的半导体装置封装，其特征在于，所述竖直互连件另外包括：导电立柱，所述导电立柱竖直地形成于每个RF信...

【专利技术属性】
技术研发人员：安托尼斯，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：