半导体器件以及制造半导体器件的方法技术

一种半导体器件，包括衬底、第一以及第二氮化镓型高电子迁移率晶体管、第一以及第二内连接器。衬底具有多个第一型以及第二型掺杂半导体区域。第一氮化镓型高电子迁移率晶体管配置在衬底的上方并覆盖衬底的第一区域。第二氮化镓型高电子迁移率晶体管配置在衬底的上方并覆盖第二区域。第一和第二区域不同。第一内连接器配置在衬底的上方并电气性连接衬底并形成第一介面。第二内连接器配置在衬底的上方并电气性连接衬底并形成第二介面。第一和第二介面由衬底中所形成的至少两个异质结隔开。介面由衬底中所形成的至少两个异质结隔开。介面由衬底中所形成的至少两个异质结隔开。

【技术实现步骤摘要】
【国外来华专利技术】半导体器件以及制造半导体器件的方法


[0001]本专利技术总体来说为涉及半导体器件。更具体地说，本专利技术涉及具有掺杂衬底的高电子迁移率晶体管的半导体器件，以达到良好的电压分布。

技术介绍

[0002]近年来在半导体器件中，对高电子迁移率晶体管(high electron mobility transistor；HEMT)的深度研究开始盛行，如高功率开关和高频应用器件。HEMT利用具有不同能带隙的两种材料之间的异质结(heterojunction)来形成如同量子阱(quantum well)的结构，其容纳一个二维电子气(two-dimensional electron gas；2DEG)区域以满足高功率/高频率器件的需求。除了高电子迁移率晶体管外，具有异质结结构的器件，其实例还包括：异质结双极晶体管(heterojunction bipolar transistor；HBT)、异质结场效应晶体管(heterojunction field effect transistor；HFET)以及调制掺杂场效应管(modulation-doped FET；MODFET)。目前，高电子迁移率晶体管面临提高产能的需求，以符合大量生产的条件。

技术实现思路

[0003]本揭露内容的其中一方面提供了一种半导体器件，其特征在于，半导体器件的衬底具有多个第一型掺杂半导体区域和多个第二型掺杂半导体区域。半导体器件包括衬底、第一氮化镓型高电子迁移率晶体管、第二氮化镓型高电子迁移率晶体管、第一内连接器以及第二内连接器。第一型掺杂半导体区域以及第二型掺杂半导体区域沿著第一方向延伸，并沿著第二方向交替排列。第一方向和第二方向不同。第一氮化镓型高电子迁移率晶体管配置于衬底上，并覆盖在衬底的第一型掺杂半导体区域以及第二掺杂半导体区域上的第一区域。第一氮化镓型高电子迁移率晶体管具有第一异质结区域，其配置在两个氮化物半导体层之间，一个二维电子气区域邻近第一异质结区域配置。第二氮化镓型高电子迁移率晶体管配置于衬底上，并覆盖在衬底的第一型掺杂半导体区域以及第二型掺杂半导体区域上的第二区域。第二氮化镓型高电子迁移率晶体管具有第二异质结区域，其配置在两个氮化物半导体层之间，另一个二维电子气区域邻近第二异质结区域配置。第一区域和第二区域不同。第一内连接器配置在衬底上方。第一内连接器穿过两个氮化物半导体层，并与衬底电气性连接。部分第一区域和第一内连接器形成第一介面。第二内连接器配置在衬底上方。第二内连接器穿过两个氮化物半导体层，并与衬底电气性连接。部分第二区域和第二内连接器形成第二介面。第一介面和第二介面之间至少由形成在衬底上的两个异质结隔开。
[0004]根据本揭露内容的另一方面，提供了一种半导体器件，其特征在于，半导体器件的衬底具有多个第一型掺杂半导体区域和多个第二型掺杂半导体区域。第一型掺杂半导体区域和第二型掺杂半导体区域交替排列。半导体器件包括衬底、第一氮化物半导体层、第二氮化物半导体层、一对第一源极/漏极电极、第一栅极电极、一对第二源极/漏极电极、第二栅极电极、第一内连接器以及第二内连接器。第一氮化物半导体层配置于衬底之上。第二氮化
物半导体层配置于第一氮化物半导体层上，且第二氮化物半导体层的能带隙较第一氮化物半导体层的能带隙大。第一源极/漏极电极配置在第二氮化物半导体层上。第一栅极电极配置在第二氮化物半导体层上，并位于这些第一源极/漏极电极之间。第二源极/漏极电极配置在第二氮化物半导体层上。第二栅极电极配置在第二氮化物半导体层上，并位于第二源极/漏极电极之间。第一内连接器配置在第二氮化物半导体层上方，其穿过第一及第二氮化物半导体层，并至少和第一型掺杂半导体区域或第二型掺杂半导体区域形成第一介面。第二内连接器配置在第二氮化物半导体层上方，其穿过第一及第二氮化物半导体层，并至少和第一型掺杂半导体区域或第二型掺杂半导体区域形成第二介面。第一介面和第二介面之间有间隔。一部份的第一氮化物半导体层在衬底上的垂直投影位于第一介面和第二介面之间，并至少跨越一整个第一型掺杂半导体层或第二型掺杂半导体层。
[0005]根据本揭露内容的另一方面，提供了一种半导体器件的制作方法，其可用于制造半导体器件。在衬底上形成具有多个异质结的第一型掺杂半导体区域以及第二型掺杂半导体区域；在衬底上形成第一氮化物半导体层；在第一氮化物半导体层上形成第二氮化物半导体层；在第二氮化物半导体层上形成一对第一源极/漏极电极以及一对第二源极/漏极电极；在第二氮化物半导体层上形成第一栅极电极以及第二栅极电极；移除部分第一氮化物半导体层以及第二氮化物半导体层来形成彼此分离的第一沟槽和第二沟槽，以暴露衬底的顶部；在第一沟槽和第二沟槽内各自形成第一内连接器以及第二内连接器。第二氮化物半导体层的能带隙大于第一氮化物半导体层的能带隙。第一栅极电极位在第一源极/漏极电极之间。第二栅极电极位在第二源极/漏极电极之间。第一内连接器以及第二内连接器连接衬底的顶部，以形成第一介面以及第二介面。第一介面以及第二介面在衬底上的的垂直投影至少被两个异质结分隔。
[0006]通过应用上述配置，可因衬底上交替排列的第一型以及第二型掺杂半导体区域使得半导体器件的电压、电流能获得改善。在半导体器件中，第二氮化镓型高电子迁移率晶体管的电压、电流可以免于被第一氮化镓型高电子迁移率晶体管影响。换句话说，当第二栅极电极下方的衬底有电压变化时，第一栅极电极下方的衬底的电压变化可以降低。同时，第一内连接器和第二内连接器可以免于彼此影响，并各自借由第一介面和第二介面控制衬底的电压。
附图说明
[0007]当结合附图阅读时，从以下具体实施方式能容易地理解本揭露内容的各方面。应注意的是，各个特征可以不按比例绘制。实际上，为了便于论述，可任意增大或减小各种特征的尺寸。
[0008]以下所参照的附图为更详细地描述本专利技术的实施方式，其中：
[0009]图1为根据本揭露内容的一些实施方式绘示的俯视图；
[0010]图2绘示沿著图1中剖切符号I1的剖视图；
[0011]图3绘示沿著图1中剖切符号I2的剖视图；
[0012]图4为根据本揭露内容的一些实施方式绘示的剖视图；
[0013]图5至图11为根据本揭露内容的一些实施方式的制作方法中半导体器件的剖视图；
[0014]图12为根据本揭露内容的一些实施方式绘示的俯视图；
[0015]图13为根据本揭露内容的一些实施方式绘示的俯视图；
[0016]图14为根据本揭露内容的一些实施方式绘示的俯视图；
[0017]图15为根据本揭露内容的一些实施方式绘示的俯视图；
[0018]图16为根据本揭露内容的一些实施方式绘示的俯视图；
[0019]图17为根据本揭露内容的一些实施方式绘示的俯视图；
[0020]图18为根据本揭露内容的一些实施方式绘示的俯视图；
[0021]图19为根据本揭露内容的一些实施方式绘示的俯视图；
[0022]图20为根据本揭露内容的一些实施方式绘示的俯视图；...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，其特征在于，包括：衬底，包括多个第一型掺杂半导体区域以及多个第二型掺杂半导体区域，所述多个第一型掺杂半导体区域以及所述多个第二型掺杂半导体区域位于所述衬底中或位于所述衬底上方，并沿著第一方向延伸，且沿著第二方向交替排列，所述第一方向和所述第二方向不同；第一氮化镓型高电子迁移率晶体管，配置在所述衬底的上方，并覆盖所述多个第一型掺杂半导体区域和所述多个第二型掺杂半导体区域上的第一区域，所述第一氮化镓型高电子迁移率晶体管包含第一异质结区域以及二维电子气区域，所述第一异质结区域配置在两个氮化物半导体层之间，所述二维电子气区域邻近所述第一异质结区域；第二氮化镓型高电子迁移率晶体管，配置在所述衬底的上方，并覆盖所述多个第一型掺杂半导体区域和所述多个第二型掺杂半导体区域上的第二区域，所述第二氮化镓高电子迁移率晶体管包含第二异质结区域以及另一二维电子气区域，所述第二异质结区域配置在所述两个氮化物半导体层之间，所述二维电子气区域邻近所述第二异质结区域，其中所述第一区域和所述第二区域不同；第一内连接器配置在所述衬底上方，所述第一内连接器穿过所述两个氮化物半导体层，并电气性连接所述多个第一型掺杂半导体区域或所述多个第二型掺杂半导体区域，其中一部分的所述多个第一型掺杂半导体区域以及所述多个第二型掺杂半导体区域和所述第一内连接器形成第一介面；以及第二内连接器配置在所述衬底上方，所述第二内连接器穿过所述两个氮化物半导体层，并电气性连接所述多个第一型掺杂半导体区域或所述多个第二型掺杂半导体区域，其中一部分的所述多个第一型掺杂半导体区域以及所述多个第二型掺杂半导体区域和所述第二内连接器形成第二介面，且所述第一介面和所述第二介面由至少两个交界面隔开，其中所述交界面形成在所述多个第一型掺杂半导体区域以及所述多个第二型掺杂半导体区域内。2.如权利要求1所述的半导体器件，其特征在于，所述多个第一型掺杂半导体区域包含P型掺杂剂或N型掺杂剂。3.如权利要求2所述的半导体器件，其特征在于，所述多个第二型掺杂半导体区域包含P型掺杂剂或N型掺杂剂。4.如权利要求1所述的半导体器件，其特征在于，所述至少两个交界面包括两个PN结。5.如权利要求4所述的半导体器件，其特征在于，所述至少两个交界面包括PNP结构。6.如权利要求1所述的半导体器件，其特征在于，所述第一氮化镓型高电子迁移率晶体管包含沿着所述第二方向排列的一对源极/漏极电极，所述源极/漏极电极具有源极-漏极间距，且所述第一介面在所述第二方向上的长度大于所述源极-漏极间距的长度。7.如权利要求1所述的半导体器件，其特征在于，所述第一氮化镓型高电子迁移率晶体管包括沿着所述第二方向排列的一对第一源极/漏极电极，所述第二氮化镓型高电子迁移率晶体管包括沿着所述第二方向排列的一对第二源极/漏极电极，所述第一内连接器和所述第二内连接器之间的最短距离比所述第一源极/漏极电极和所述第二源极/漏极电极之间的最短距离短。8.如权利要求1所述的半导体器件，其特征在于，所述第一氮化镓型高电子迁移率晶体
管包括沿着所述第一方向排列的一对源极/漏极电极，且所述第一介面和所述源极/漏极电极在所述衬底上的垂直投影落在所述多个第一型掺杂半导体区域和所述多个第二型掺杂半导体区域的其中之一之内。9.如权利要求1所述的半导体器件，其特征在于，所述第一型氮化镓型高电子迁移率晶体管包括沿着所述第一方向排列的一对源极/漏极电极，每个所述源极/漏极电极在所述第一内连接器上的垂直投影位于所述第一介面的正上方。10.如权利要求1所述的半导体器件，其特征在于，还包括：第三氮化镓型高电子迁移率晶体管，配置在所述衬底上，并在所述衬底中覆盖所述多个第一型掺杂半导体区域以及所述多个第二型掺杂半导体区域的所述第一区域，所述第三氮化镓型高电子迁移率晶体管包括第三异质结区域以及另一二维电子气区域，所述第三异质结区域配置于所述两个氮化物半导体层之间，所述二维电子气区域形成在所述第三异质结区域所在的区域。11.如权利要求1所述的半导体器件，其特征在于，所述第一内连接器在所述衬底上的垂直投影至少具有L形轮廓。12.如权利要求1所述的半导体器件，其特征在于，所述第一内连接器在所述衬底上的垂直投影具有环状轮廓，所述第一氮化镓型高电子迁移率晶体管在所述衬底上的垂直投影位于所述环状轮廓的所述垂直投影之内。13.一种半导体器件，其特征在于，包括：衬底，包括交替排列的多个第一型掺杂半导体区域以及多个第二型掺杂半导体区域；第一氮化物半导体层，配置在所述衬底的上方；第二氮化物半导体层，配置在所述第一氮化物半导体层上，所述第二氮化物半导体层的能带隙比所述第一氮化物...

【专利技术属性】
技术研发人员：杜卫星，游政昇，
申请(专利权)人：英诺赛科苏州科技有限公司，
类型：发明
国别省市：