FPGA仿真调试系统技术方案

本发明专利技术公开了一种FPGA仿真调试系统，包括至少一个调试系统，每个调试系统包括：一个控制模块和多个调试模块，多个调试模块之间可以实现数据级联。本发明专利技术能更好适应不同场景尤其多功能大量数据调试情况，合理分配存储空间、处理资源及传输通道，提高整体效率和性能。提高整体效率和性能。提高整体效率和性能。

【技术实现步骤摘要】
FPGA仿真调试系统


[0001]本专利技术涉及数据通信领域，特别是涉及一种FPGA仿真调试系统。

技术介绍

[0002]随着芯片技术的发展，SOC规模越来越大，其功能也越来越复杂，其在设计阶段的仿真验证也越来越重要，因此需要探针采集数据量也越来越大，这就需要可以适应大规模多模块仿真验证数据采集并具有大量存储空间的调试模块，当前的调试模块由于资源有限，无法灵活适用大规模的应用场景，同时存在着当探针数据差异较大时存储差异也会增大，造成存储空间的浪费及性能下降，同时相应处理单元工作差异较大也会造成资源不均，效率低下的问题。因此，设计出一种能够灵活分配数据、充分利用存储空间且处理效率高的调试系统是行业内的研究方向。

技术实现思路

[0003]本专利技术提出一种FPGA仿真调试系统，解决了现有技术调试模块的存储资源有限，无法灵活应用于大规模的应用场景的问题。
[0004]本专利技术采用的技术方案是：FPGA仿真调试系统，包括至少一个调试系统，每个调试系统包括一个控制模块和至少一个调试模块；所述控制模块控制该调试系统的仿真调试过程，接收用户设置的所有触发模块的触发条件和触发时序，以及接收数据存储和传输规则；所述调试模块根据所述触发条件和触发时序与仿真验证平台进行交互实现仿真调试过程，并根据设置的数据存储和传输规则将采集的探针数据上传至控制模块，或者进行本地存储，或者发送给该调试系统的其他调试模块进行存储。
[0005]进一步，所述调试模块包括与仿真验证平台连接用于采集探针数据的探针数据接收子模块，与所述探针数据接收子模块连接的存储控制子模块，与所述存储控制子模块连接的本地存储子模块；同一个调试系统的各调试模块的所述存储控制子模块通过共享通道串联。
[0006]进一步，所述控制模块接收各调试模块根据所述触发条件发送的触发信息并进行判断，符合用户的设置时通知所述调试模块暂停调试，并将调试模块上传的对应探针数据传递给上一级设备；所述调试模块获取到满足所述触发条件的探针数据时，发送对应的触发信息给所述控制模块，并根据所述控制模块的通知控制所述验证平台的时钟暂停。
[0007]进一步，所述触发条件包括调试模块根据所采集到的探针数据中的特定的信号或数据将对应的一段探针数据传递给所述控制模块。
[0008]进一步，当所述调试系统为多个时，所述控制模块通过级联子模块串联，且其中一个调试系统的控制模块作为主控制，其他调试系统的控制模块作为辅助控制，用户通过所述主控制设置各个调试系统的控制模块的触发条件和触发时序，所述主控制接收各辅助控
制根据所述触发条件发送的触发信息并进行判断，符合用户的设置时将辅助控制上传的对应探针数据进行处理后传递给用户对应的终端设备。
[0009]进一步，所述控制模块包括第一数据传输子模块、与所述第一数据传输子模块连接用于上传数据的对外收发子模块、与所述第一数据传输子模块连接的第一触发子模块、与所述第一触发子模块和对外收发子模块连接的控制子模块、与所述控制子模块连接的第一指令传输管理子模块。
[0010]进一步，所述调试模块包括连接所述第一数据传输子模块和存储控制子模块的的第二数据传输子模块，与所述存储控制子模块和探针数据接收子模块连接的第二触发子模块、与所述第一指令传输管理子模块以及第二触发子模块连接的第二指令传输管理子模块。
[0011]进一步，所述控制模块传递探针数据给用户时对探针数据进行处理包括对探针数据进行压缩，所述控制模块还包括第一数据压缩子模块，所述第一数据压缩子模块同时与所述第一数据传输子模块和对外收发子模块连接。
[0012]进一步，所述存储控制子模块和第二数据传输子模块之间还设有第二数据压缩子模块。
[0013]与现有技术比较，本系统采用单个控制模块协同控制多个调试模块，更好适应不同场景尤其多功能大量数据调试情况，存在数据共享及存储管理功能，合理分配存储空间、处理资源及传输通道，提高整体效率和性能。
附图说明
[0014]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0015]图1为本专利技术中单个调试系统的示意框图。
[0016]图2为本专利技术中多个调试系统的示意框图。
具体实施方式
[0017]为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0018]本申请提出了一种FPGA仿真调试系统，如图1、图2所示，该系统包括至少一个调试系统，每个调试系统包括一个控制模块和至少一个调试模块。
[0019]单个调试系统的调试过程均是由该调试系统的控制模块来进行控制，用户通过控制模块控制该调试系统的仿真调试过程，设置该调试系统的所有触发模块的触发条件和触发时序。
[0020]调试模块在控制模块的控制下与仿真验证平台进行交互，例如发送时钟暂停信号或者采集探针数据，当用户设置调试模块事先对探针数据进行缓存时，调试模块根据用户的设置将采集的探针数据进行本地存储或者发送给该调试系统的其他调试模块进行存储，
使得各个调试模块之间实现数据级联；当用户设置的是实时调试时，则调试模块获取到对应的探针数据就实时上传给控制模块，不再进行本地缓存。
[0021]当调试模块获取到满足触发条件的探针数据时，发送对应的触发信息给控制模块，触发信息包含触发条件以及触发数据，触发条件包括调试模块根据所采集到的探针数据中的特定的信号或数据将对应的一段探针数据传递给控制模块。如果只有单个调试模块被触发，控制模块判断触发数据是否符合触发条件，如果符合通知调试模块发送信号至验证平台，使验证平台的时钟暂停，同时调试模块将对应的一段探针数据传递给控制模块，控制模块传递给上一级设备，如多个调试系统级联时的主控制，或者是用户对应的控制终端。
[0022]当调试系统具有多个调试模块时，每个调试系统的调试模块的数量上限由控制模块决定，并且可以根据调试情况选择不同类型的调试模块，调试模块负责采集验证平台的探针数据，即调试数据。
[0023]各个调试模块在数据方面存在数据级联通道（即共享通道），可实现采集数据在调试系统（也称之为级联板）间高速传输，在单个调试模块的数据量大无法完全本地存储或者处理时可以通过数据级联高速通道传输到相邻调试系统的调试模块进行存储处理。
[0024]每个控制模块都可以向用户对应的终端设备提供上传通道，当系统需要实时抓取并传输数据时可以通过级联实现多控制模块同时上传，避免采集速率大于上传速率情况。
[0025]当调试系统为多个时，将其中一个调试系统的控制模块作为主控制，其他调试系统的控制模块作为辅助控制，这称之为控制级联，以实现不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA仿真调试系统，其特征在于，包括至少一个调试系统，每个调试系统包括一个控制模块和至少一个调试模块；所述控制模块控制该调试系统的仿真调试过程，接收用户设置的所有触发模块的触发条件和触发时序，以及接收数据存储和传输规则；所述调试模块根据所述触发条件和触发时序与仿真验证平台进行交互实现仿真调试过程，并根据设置的数据存储和传输规则将采集的探针数据上传至控制模块，或者进行本地存储，或者发送给该调试系统的其他调试模块进行存储。2.如权利要求1所述的FPGA仿真调试系统，其特征在于，所述调试模块包括与仿真验证平台连接用于采集探针数据的探针数据接收子模块，与所述探针数据接收子模块连接的存储控制子模块，与所述存储控制子模块连接的本地存储子模块；同一个调试系统的各调试模块的所述存储控制子模块通过共享通道串联。3.如权利要求1所述的FPGA仿真调试系统，其特征在于，所述控制模块接收各调试模块根据所述触发条件发送的触发信息并进行判断，符合用户的设置时通知所述调试模块暂停调试，并将调试模块上传的对应探针数据传递给上一级设备；所述调试模块获取到满足所述触发条件的探针数据时，发送对应的触发信息给所述控制模块，并根据所述控制模块的通知控制所述验证平台的时钟暂停。4.如权利要求1所述的FPGA仿真调试系统，其特征在于，所述触发条件包括调试模块根据所采集到的探针数据中的特定的信号或数据将对应的一段探针数据传递给所述控制模块。5.如权利要求1所述的FPGA仿真调试系统，其特征在于，当所述调试系统...

【专利技术属性】
技术研发人员：王君杰，余勇，王宇成，
申请(专利权)人：国微集团深圳有限公司，
类型：发明
国别省市：