一种面向高速智能信号处理的小型化软件无线电平台制造技术

本发明专利技术提供一种面向高速智能信号处理的小型化软件无线电平台。该平台包括物理层和硬件抽象层，所述物理层包括：ZYNQ采集处理板、DSP处理板、AD/DA子卡和外部DDR4存储器；所述ZYNQ采集处理板和所述DSP处理板之间采用RapidIO2.0协议；所述ZYNQ采集处理板和所述AD/DA子卡之间采用JESD204B总线协议；所述ZYNQ采集处理板包括多个片内计算单元和DDR4存储器，所述片内计算单元包括深度学习加速器，所述深度学习加速器和所述DDR4存储器之间采用硬件DMA进行数据交互。本发明专利技术集深度学习加速器、高速传输、高速采集AD/DA于一体，在控制成本的前提下满足了智能化、小型化的应用需求。求。求。

【技术实现步骤摘要】
一种面向高速智能信号处理的小型化软件无线电平台


[0001]本专利技术涉及无线通信
，尤其涉及一种面向高速智能信号处理的小型化软件无线电平台。

技术介绍

[0002]随着无线通信技术的快速发展，传统单一制式的通信方式早已无法满足现代通信需求。软件无线电的发展带来了更灵活，更低成本，不受硬件制约的无线通信解决方案，从而使得无线通信平台达到自适应，可扩展的目的。但同时平台的通用性规模导致功耗，成本问题的显现，近几年来，机器学习、深度学习在传统信号处理方面已进行了很多理论验证，但是市场上并未出现可重构、灵活、可扩展的能够满足软件无线电领域需求的专用DSP。
[0003]众所周知，软件无线电的目的之一即简化射频前端设计，让AD/DA尽量靠近天线，这样做的好处就是可以尽早地把无线信号转化为数字信号，后续数字信号处理都由软件接管来满足各种功能指标，使得硬件平台有更好的通用性，易用性。但是高采样率AD/DA也会带来成本的增加，通常对射频模拟信号可以由两种方式进行采样，基于奈奎斯特采样定理的低通采样与带通采样，其中带通采样又可分为射频直接带通采样与宽带中频带通采样，这样，软件无线电的架构主要有三种架构：图1所示的短波直接射频低通采样架构、图2所示的射频直接带通采样架构和图3所示的宽带中频带通采样架构。
[0004]目前，还有一种比较流行的零中频架构，如图4所示。例如AD9361、AD9364、AD9371等系列器件所采用的即零中频架构，对于接收机而言，零中频最大的好处来源于能将AD的带宽要求降低一半，混频器直接将信号搬移至零频处。文献“潘世军.小型化低功耗软件无线电平台设计与实现[D].2018”主要采用的就是零中频架构的AD9364。但是，零中频架构的固有缺点也是显而易见的，如由于解调器隔离度有限引起的直流偏移，解调器与AD的不平衡引起的IQ失配；器件的非线性引起的偶次失真。虽然零中频已在终端运用多年，但在基站领域，需要极其苛刻的SNR表现，零中频技术只有少数几个厂商商用。解决这些问题需要算法支持，同时需要性能更好的器件支持。
[0005]随着数字信号处理芯片的快速发展，软件无线电技术也得到了快速发展，但是软件无线电平台由于考虑兼容性一般会设计的比较庞大，在较为苛刻的环境下会限制其使用。

技术实现思路

[0006]针对现有的软件无线电平台存在的体积大的问题，本专利技术依托软件无线电思想，在不降低平台的通用性、实时性的情况下，提供了一种面向高速智能信号处理的小型化软件无线电平台。
[0007]本专利技术提供一种面向高速智能信号处理的小型化软件无线电平台，包括物理层和硬件抽象层，其特征在于，所述物理层包括：ZYNQ采集处理板、DSP处理板、AD/DA子卡和外部DDR4存储器；
[0008]所述ZYNQ采集处理板和所述DSP处理板之间采用RapidIO2.0协议；所述ZYNQ采集处理板和所述AD/DA子卡之间采用JESD204B总线协议；
[0009]所述ZYNQ采集处理板包括多个片内计算单元和DDR4存储器，所述片内计算单元包括深度学习加速器，所述深度学习加速器和所述DDR4存储器之间采用硬件DMA进行数据交互。
[0010]进一步地，所述ZYNQ采集处理板和所述外部DDR4存储器之间采用MIG接口连接。
[0011]进一步地，所述AD/DA子卡采用DAQ2。
[0012]进一步地，所述片内计算单元还包括：多速率变换模块和数字信号处理算法加速器模块；所述多速率变换模块和所述数字信号处理算法加速器模块均采用多核、复用的并行运算架构。
[0013]进一步地，所述AD/DA子卡通过所述多速率变换模块连接至DDR4存储器。
[0014]进一步地，所述硬件抽象层包括：Linux/Windows主机和部署在所述ZYNQ采集处理板上的软件；所述ZYNQ采集处理板分为PS端和PL端；
[0015]在所述ZYNQ采集处理板的PS端加载有Linux系统；所述Linux系统上部署有Libiio TCP/IP服务器程序；在所述Linux/Windows主机上部署有Libiio TCP/IP客户端程序；
[0016]所述Linux/Windows主机和所述ZYNQ采集处理板之间通过Libiio TCP/IP服务器程序、Libiio TCP/IP客户端程序进行数据交互。
[0017]进一步地，所述ZYNQ采集处理板的PS端和PL端之间的数据交互采用Linux DMA API。
[0018]进一步地，所述Linux/Windows主机端和所述ZYNQ采集处理板的PS端采用ADI IIO框架。
[0019]进一步地，在所述ZYNQ采集处理板的PS端还设置有用于远程连接所述Linux/Windows主机的千兆以太网RJ45接口。
[0020]进一步地，在所述Linux/Windows主机端和所述ZYNQ采集处理板的PS端还部署有Vitis AI编译框架。
[0021]本专利技术的有益效果：
[0022](1)本专利技术采用了单片系统集成度较高的XilinxZYNQ系列芯片，满足了小型化需求；并且不同于已有的基于ZYNQ的软件无线电平台，本专利技术集深度学习加速器、高速传输、高速采集AD/DA于一体，在控制成本的前提下满足了智能化、小型化的应用需求。
[0023](2)通过采用高采样率AD/DA子卡，尽可能满足更高信号带宽，使射频宽开化，同时在FPGA上实现多速率变换模块与高速串行嵌入式总线Rapidio2.0协议，满足各种高速信号处理任务的传输带宽需求。
[0024](3)在ARM端移植开源操作系统Linux，Linux的灵活性与易用性极大地方便了软件无线电框架的开发与移植。
[0025](4)考虑到比较消耗计算资源与存储带宽的边缘机器学习推断应用，在平台内的FPGA侧还引入有深度学习加速器DPU，以用来满足信号的实时智能处理任务，并配套上层编译工具方便移植新的深度学习算法，满足新一代边缘智能应用需求；
[0026](5)本专利技术重新设计了面向智能信号处理的软件无线电架构，该架构引入了Vitis AI编译框架以最大限度提高平台易用性。
附图说明
[0027]图1为现有技术提供的短波直接射频低通采样架构示意图；
[0028]图2为现有技术提供的射频直接带通采样架构；
[0029]图3为现有技术提供的宽带中频带通采样架构；
[0030]图4为现有技术提供的零中频架构；
[0031]图5为本专利技术实施例提供的一种面向高速智能信号处理的小型化软件无线电台的硬件抽象层架构示意图
[0032]图6为本专利技术实施例提供的一种面向高速智能信号处理的小型化软件无线电台的硬件抽象层架构示意图。
具体实施方式
[0033]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本专利技术一部分实施例，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种面向高速智能信号处理的小型化软件无线电平台，包括物理层和硬件抽象层，其特征在于，所述物理层包括：ZYNQ采集处理板、DSP处理板、AD/DA子卡和外部DDR4存储器；所述ZYNQ采集处理板和所述DSP处理板之间采用RapidIO2.0协议；所述ZYNQ采集处理板和所述AD/DA子卡之间采用JESD204B总线协议；所述ZYNQ采集处理板包括多个片内计算单元和DDR4存储器，所述片内计算单元包括深度学习加速器，所述深度学习加速器和所述DDR4存储器之间采用硬件DMA进行数据交互。2.根据权利要求1所述的平台，其特征在于，所述ZYNQ采集处理板和所述外部DDR4存储器之间采用MIG接口连接。3.根据权利要求1所述的平台，其特征在于，所述AD/DA子卡采用DAQ2。4.根据权利要求1所述的平台，其特征在于，所述片内计算单元还包括：多速率变换模块和数字信号处理算法加速器模块；所述多速率变换模块和所述数字信号处理算法加速器模块均采用多核、复用的并行运算架构。5.根据权利要求4所述的平台，其特征在于，所述AD/DA子卡通过所述多速率变换模块连接至DDR4存储器。6.根据权利要求1至5任一所述的平台，其特征在于，所述硬件抽象层包括：...

【专利技术属性】
技术研发人员：岳春生，余果，刘金锦，马金全，代江涛，谢宗甫，万嘉骏，李娜，杨斌，
申请(专利权)人：中国人民解放军战略支援部队信息工程大学，
类型：发明
国别省市：