一种基于FPGA与延时芯片的高精度组合延时系统与方法技术方案

本发明专利技术属于高精度延时技术领域，具体涉及一种基于FPGA与延时芯片的高精度延时系统及方法，包括外触发输入模块、FPGA模块、低抖动时钟模块、细延时产生模块、超窄脉宽信号产生模块，所述外触发输入模块与FPGA模块的I/O端口连接，所述FPGA模块连接有低抖动时钟模块，所述低抖动时钟模块U3为FPGA模块提供低抖动时钟信号，所述FPGA模块连接有细延时产生模块，所述细延时产生模块连接在超窄脉宽信号产生模块上。本发明专利技术通过FPGA模块计数实现粗延时，延时范围大；本发明专利技术的细延时产生模块通过专用延时芯片可以实现细延时，延时分辨率高，可以达到5ps～5.115ns的延时范围；本发明专利技术采用低抖动时钟模块产生低抖动时钟信号，为FPGA提高低抖动高质量的参考时钟信号。本发明专利技术用于信号的延时。延时。延时。

【技术实现步骤摘要】
一种基于FPGA与延时芯片的高精度组合延时系统与方法


[0001]本专利技术属于高精度延时
，具体涉及一种基于FPGA与延时芯片的高精度延时系统及方法。

技术介绍

[0002]现有技术的延时电路或存在延时精度不高，或存在延时范围不够大等问题。例如，双斜波比较法，虽然可以达到8.6ps延时精度，但本身存在步进延迟量不均匀，斜波本身噪声比较大等问题。专用延时芯片可以实现10ps以内的延时精度，但延时范围比较小，同样不能满足取样器对25GHz及以上高频信号进行采样。

技术实现思路

[0003]针对上述双斜波比较法步进延迟量不均匀、斜波本身噪声比较大、延时范围比较小的技术问题，本专利技术提供了一种延时精度高、延时范围大、抗干扰能力强的基于FPGA与延时芯片的高精度延时系统及方法。
[0004]为了解决上述技术问题，本专利技术采用的技术方案为：
[0005]一种基于FPGA与延时芯片的高精度延时系统，包括外触发输入模块、FPGA模块、低抖动时钟模块、细延时产生模块、超窄脉宽信号产生模块，所述外触发输入模块与FPGA模块的I/O端口连接，所述FPGA模块连接有低抖动时钟模块，所述低抖动时钟模块U3为FPGA 模块提供低抖动时钟信号，所述FPGA模块连接有细延时产生模块，所述细延时产生模块连接在超窄脉宽信号产生模块上。
[0006]所述低抖动时钟模块包括程控参考源模块、时钟发生模块，所述程控参考源模块与时钟发生模块连接。
[0007]所述FPGA模块采用FPGA中各Slice配置的加法进位资源，所述FPGA模块的频率为 200MHz，所述FPGA模块的延时精度为5ns。
[0008]所述低抖动时钟模块的芯片采用HMC1035，所述低抖动时钟模块产生的时钟信号频率范围为25MHz-2500MHz，所述低抖动时钟模块产生的时钟信号抖动指标小于97fsRMS。
[0009]所述细延时产生模块的芯片采用SY89297U，所述细延时产生模块的延时范围为 5ps～5.115ns，所述细延时产生模块的延时精度为5ps，所述细延时产生模块的步进值为1023。
[0010]所述超窄脉宽信号产生模块包括放大模块的输入端、第一三极管、第二三极管、第三三极管、第一电容、第二电容、电感，所述放大模块的输入端连接在第一三极管的基极上，所述第一三极管的集电极接地，所述第一三极管的发射极连接在第二三极管的基极上，所述第二三极管的集电极接地，所述第二三极管的发射极通过第一电容连接在第三三极管的基极上，所述第三三极管的发射极接地，所述第三三极管的集电极通过第二电容连接在电感上，所述第二电容与电感之间设有超窄脉宽的输出端。
[0011]所述第一三极管的发射极连接有-5V电压，所述第二三极管的发射极连接有-15V
电压，所述第三三极管的集电极连接有15V电压。
[0012]一种基于FPGA与延时芯片的高精度延时方法，包括下列步骤：
[0013]S1、确定延时参数，所述延时参数包括通过FPGA模块实现的粗延时延时精度及延时范围、细延时产生模块产生高精度延时的延时精度及延时范围；
[0014]S2、外部触发信号通过外触发输入模块输入到FPGA模块后，通过FPGA模块实现计数进而实现整数计数器延时；
[0015]S3、将经过FPGA模块实现整数计数器延时后的信号输入到细延时产生模块，细延时产生模块补偿FPGA模块实现粗延时过程中产生的抖动；
[0016]S4、经过细延时产生模块后的信号再输入到超窄脉宽信号产生模块产生超窄脉宽本振信号，所述超窄脉宽本振信号的下降沿达到82ps以内，驱动取样装置对高频信号进行采样。
[0017]所述FPGA模块的时钟采用低抖动时钟模块提供的低抖动时钟信号。
[0018]本专利技术与现有技术相比，具有的有益效果是：
[0019]1、本专利技术通过FPGA模块计数实现粗延时，延时范围大；
[0020]2、本专利技术的细延时产生模块通过专用延时芯片可以实现细延时，延时分辨率高，可以达到5ps～5.115ns的延时范围；
[0021]3、本专利技术采用低抖动时钟模块产生低抖动时钟信号，为FPGA提高低抖动高质量的参考时钟信号；
[0022]4、本专利技术中设计了超窄脉宽信号产生模块，可以使精密时基延时电路输出的信号进行幅度放大与下降沿的压缩，驱动50GHz取样器对射频信号进行采样。
[0023]5、本专利技术采用FPGA模块对整个系统进行控制，更有利于调试与拓展。
[0024]6、本专利技术的电路系统集成度高，信号抗干扰能力强。
附图说明
[0025]图1为本专利技术的整体结构示意图；
[0026]图2为本专利技术细延时产生模块的电路原理图；
[0027]图3为本专利技术超窄脉宽信号产生模块的电路原理图。
[0028]其中：U1为外触发输入模块，U2为FPGA模块，U3为低抖动时钟模块，U4为细延时产生模块，U5为超窄脉宽信号产生模块，1为程控参考源模块，2为时钟发生模块，IN为放大模块的输入端，T1为第一三极管，T2为第二三极管，T3为第三三极管，C1为第二电容， C2为第二电容，L1为电感。
具体实施方式
[0029]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0030]一种基于FPGA与延时芯片的高精度延时系统，包括外触发输入模块U1、FPGA模块 U2、低抖动时钟模块U3、细延时产生模块U4、超窄脉宽信号产生模块U5，外触发输入模块 U1
与FPGA模块U2的I/O端口连接，FPGA模块U2连接有低抖动时钟模块U3，低抖动时钟模块U3为FPGA模块U2提供低抖动时钟信号，FPGA模块U2连接有细延时产生模块U4，细延时产生模块U4连接在超窄脉宽信号产生模块U5上。
[0031]进一步，低抖动时钟模块U3包括程控参考源模块1、时钟发生模块2，程控参考源模块 1与时钟发生模块2连接，时钟发生模块2利用可变参考源合成所需的宽带时钟。
[0032]进一步，FPGA模块U2采用FPGA中各Slice配置的加法进位资源，实现FPGA模块计数延时，即为粗延时。FPGA模块U2的频率为200MHz，FPGA模块U2的延时精度为5ns， FPGA与细延时产生模块U4的专用延时芯片和低抖动时钟模块U3进行通信，控制细延时产生模块U4的专用延时芯片实现高精度分辨率延时，控制低抖动时钟模块U3产生超低抖动时钟信号。
[0033]进一步，优选的，低抖动时钟模块U3的芯片采用HMC1035，低抖动时钟模块U3产生的时钟信号频率范围为25MHz-2500MHz，低抖动时钟模块U3产生的时钟信号抖动指标小于 97fsRMS，HMC1035在整个工作范围内提本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA与延时芯片的高精度延时系统，其特征在于：包括外触发输入模块(U1)、FPGA模块(U2)、低抖动时钟模块(U3)、细延时产生模块(U4)、超窄脉宽信号产生模块(U5)，所述外触发输入模块(U1)与FPGA模块(U2)的I/O端口连接，所述FPGA模块(U2)连接有低抖动时钟模块(U3)，所述低抖动时钟模块(U3)为FPGA模块(U2)提供低抖动时钟信号，所述FPGA模块(U2)连接有细延时产生模块(U4)，所述细延时产生模块(U4)连接在超窄脉宽信号产生模块(U5)上。2.根据权利要求1所述的一种基于FPGA与延时芯片的高精度延时系统，其特征在于：所述低抖动时钟模块(U3)包括程控参考源模块(1)、时钟发生模块(2)，所述程控参考源模块(1)与时钟发生模块(2)连接。3.根据权利要求1所述的一种基于FPGA与延时芯片的高精度延时系统，其特征在于：所述FPGA模块(U2)采用FPGA中各Slice配置的加法进位资源，所述FPGA模块(U2)的频率为200MHz，所述FPGA模块(U2)的延时精度为5ns。4.根据权利要求1所述的一种基于FPGA与延时芯片的高精度延时系统，其特征在于：所述低抖动时钟模块(U3)的芯片采用HMC1035，所述低抖动时钟模块(U3)产生的时钟信号频率范围为25MHz-2500MHz，所述低抖动时钟模块(U3)产生的时钟信号抖动指标小于97fsRMS。5.根据权利要求1所述的一种基于FPGA与延时芯片的高精度延时系统，其特征在于：所述细延时产生模块(U4)的芯片采用SY89297U，所述细延时产生模块(U4)的时范围为5ps～5.115ns，所述细延时产生模块(U4)的延时精度为5ps，所述细延时产生模块(U4)的步进值为1023。6.根据权利要求1所述的一种基于FPGA与延时芯片的高精度延时系统，其特征在于：所述超窄脉宽信号产生...

【专利技术属性】
技术研发人员：刘震，张敏娟，王志斌，姚鑫凯，李春阳，苗宛茹，
申请(专利权)人：中北大学，
类型：发明
国别省市：