用于对全芯片图案实施图案分解的方法技术

本发明专利技术公开了一种用于将包括要印制到晶片上的特征的目标图案分解成多个图案的方法。所述方法包括步骤：将所述目标图案分割成多个小块；识别每个小块内违反最小间隔要求的临界特征；为具有临界特征的所述多个小块中的每一个生成临界组图形，其中给定小块的所述临界组图形限定所述给定小块内的所述临界特征的着色方案，并且所述临界组图形还识别延伸到与所述给定小块相邻的邻接小块的临界特征；对于所述目标图案生成整体临界组图形，所述整体临界组图形包括所述多个小块中的每一个的所述临界组图形和延伸到邻接小块的所述特征的识别；以及基于所述整体临界组图形限定的所述着色方案着色所述目标图案。

【技术实现步骤摘要】

本专利技术的
总体涉及一种方法、程序产品和设备，所述方法、 程序产品和设备用于把目标图案分解成多个图案以允许例如利用多个掩 模在多照射工艺中将所述目标图案成像，更具体地，是涉及一种方法，其用于对于全芯片(foil chip design)图案实施图案分解。
技术介绍
光刻设备可以用于例如制造集成电路(ICs)。在这种情况下，掩模包 括与所述IC的单层相对应的电路图案，并且所述图案能够成像到衬底(硅 晶片)上的目标部分(例如，包括一个或多个管芯)上，所述衬底覆盖有 辐射敏感材料(抗蚀剂)层。通常，单个衬底将包含通过投影系统一次一 个地被连续曝光的相邻目标部分的整个网络。在一种类型的光刻投影设备 中，通过将全部掩模图案一次曝光到所述目标部分上来辐射每一个目标部 分；这样的设备通常称为晶片步进机。在可选择的设备中，通常称为步进 -扫描设备，是通过投影辐射束沿给定参考方向("扫描"方向)渐进地扫 描所述掩模图案、同时沿与该方向平行或反向平行的方向扫描所述衬底台 来辐射每一个目标部分。由于通常所述投影系统将具有放大率M (通常小 于1)，所以衬底台的扫描速度V将是放大率M乘以掩模台的扫描速度。 关于在此所描述的光刻装置的更多信息可以例如从US6, 046， 792中收集， 该专利的内容以引用的方式并入本文中。在采用光刻投影设备的制造过程中，掩模图案被成像到至少部分被辐 射敏感材料(抗蚀剂)层所覆盖的衬底。在该成像步骤之前，所述衬底可 能经历了多个工序，例如涂底漆、涂覆抗蚀剂和软烘烤。在曝光后，所述 衬底可能经历其它工序，例如曝光后烘烤(PEB)、显影、硬烘烤和被成像的特征的测量/检验。该组工序被用作对器件(例如IC)的单层进行图案化 的基础。这种图案化的层之后可能经历多种工艺，例如蚀刻、离子注入(掺 杂)、金属化、氧化、化学机械抛光等，所有这些工艺都试图制成单层。 如果需要多个层，则这个工艺或其变体将不得不针对每个新层进行重复。 最后，器件阵列将存在于衬底(晶片)上。然后，这些器件通过例如划片 或锯割等技术被相互分离，从此，可以把独立的器件安装到载体上，所述 载体连接到管脚上等。为了简化起见，投影系统此后可以被称为"透镜"；然而，该术语应 当被广义地解释为包括各种类型的投影系统，例如，包括折射式光学系统、 反射式光学系统和反射折射式光学系统。辐射系统还可能包括根据这些设 计类型中的任何一种而操作的部件，以引导、成形或控制投影辐射束，且 在下文中这些部件也被统称或单独称为"透镜"。进而，光刻设备可能是 具有两个或更多个衬底台(和/或两个或更多个掩模台)的类型。在这种"多 台"器件中，附加的台可以被并行地使用，或者可以在一个或更多个台用 于曝光的同时，在一个或更多个其它台上执行预备步骤。双台光刻设备例如在US5,969，441中被描述，该专利的内容在此以引用的方式合并入本文 中。如上所述的光刻掩模包括与将被集成到硅晶片上的电路部件相对应 的几何图案。用于形成这种掩模的图案采用CAD (计算机辅助设计)程 序生成，该过程经常被称为EDA (电子设计自动化)。大多数CAD程序 遵循一组预定的设计规则，以便形成功能化掩模。这些规则通过处理和设 计的限制条件而被设定。例如，设计规则限定了在电路器件(例如栅极、 电容等)或互连线之间的间隔的公差，以便确保所述电路器件或线不会以 不希望的方式相互作用。设计规则的限制通常被称为"临界尺寸"(CD)。 电路的临界尺寸可以被定义为线或孔的最小宽度或者在两条线或两个孔 之间的最小间隔。于是，CD确定所设计的电路的总体尺寸和密度。当然，在集成电路制造中的目标之一是忠实地将原始电路图案复制到 晶片上(通过掩模)。随着目标图案的临界尺寸日益变小，将目标图案复 制到晶片变得越来越难。不过，现在已经有技术能将成像或复制到晶片上 的最小临界尺寸CD减小。 一种这样的技术是双重曝光技术，其以两次分7立曝光的方式将目标图案的特征成像。例如， 一种熟知的双重曝光技术被称为双重图案化或DPT。这种技术 允许将给定的目标图案的特征分离到两个不同掩模中，然后分别地成像形 成所需的图案。当目标特征互相间隔太接近以致于不可能对单个特征成像 时，这种技术被典型地应用。在这种情况下，将目标特征分离到两个掩模， 使得在一个给定掩模上的所有特征互相之间充分间隔开，从而可以对每个 特征单独地成像。然后，通过将两个掩模以连续的方式成像(以适当的屏 蔽)，可以获得用单一掩模不能够正确成像的具有密集间隔的特征的目标 图案。因而，是可以通过将目标特征分离到两个分立的掩模、使得在给定的 掩模上的每个特征之间的间距大于成像系统的分辨能力来改善成像性能的。事实上，上面提到的双重曝光技术允许1^<0.25。然而，目前己知的 双重曝光技术仍然存在问题和限制。例如，己有的基于规则的方法和基于模型的方法不允许迅速或有效率 地处理大的全芯片图案。也就是说，许多现有的方法缺乏可量测性 (scalability)。而且，目前典型的图案分裂算法应用矩形或单个多边形作 为基本分裂/分离单元。应用这种单个多边形作为分离所述图案的基础通常 需要太多的用以整体解决全芯片图案的资源，因而不具有实用性。因而，需要一种用于图案分解的方法，所述方法能够容易地适用于全 芯片图案，并且解决前述的现有技术中图案分解方法中的问题。
技术实现思路
根据前面所述，本专利技术的目标在于通过提供一种分解方法克服已知现 有技术中的不足，其中所述分解方法显示出良好的可量测性并且能够容易 地适用于全芯片图案。正如下面进一步详细的介绍，所述方法需要将原始 图案分割成一系列的小块(patch),然后以并行的方式处理这些小块(也 就是，在给定的小块内分解所述特征)。此外，在所述小块的边界上，要 考虑邻接小块的分裂/分解结果，并且做出调整使得所述单个小块的边界与 其他小块一致(也就是，避免在邻接小块的边界上的着色冲突(coloring conflict))。8总的来说，本专利技术提供一种用于将包括多个要印制到晶片上的特征的 目标图案分解成多个图案的方法。所述方法包括将目标图案分割成多个 小块；在每一个小块内识别违反最小间隔要求的临界特征；给具有临界特征的多个小块中的每一个生成临界组图形(critical group graph),其中给 定小块的所述临界组图形在所述给定的小块内限定临界特征的着色方案， 并且所述临界组图形识别延伸到与所述给定小块邻接的邻接小块的临界 特征；生成用于目标图案的整体临界组图形，其中所述整体临界组图形包 括所述多个小块中的每一个的所述临界组图形，和识别延伸到邻接小块的 所述特征；和，基于所述整体临界组图形限定的所述着色方案对所述目标 图案着色。正如下面更详细的介绍，本专利技术的所述方法提供许多超越已知分解方 法的优点。最为重要的是，所述方法提供一种快速并且有效率的分解全芯 片图案或设计的方法。尤其是，本专利技术的所述方法允许并行地处理(也就 是分解)所述图案的小块，因而减少了完成分解过程所需的时间。所述方 法还提供，通过应用"临界组图形"， 一种灵活的能容易地结合在前的小 块级分解或着色的方案。此外，所述方法还提供通过应用"临界组"减少 用以在全芯片级别进行处理所需本文档来自技高网...

【技术保护点】
一种将目标图案分解成多个图案的方法，其中所述目标图案包含将被印制到晶片上的特征，所述方法包括步骤：　将所述目标图案分割成多个小块；　对于所述多个小块中的每一个，识别每个小块内违反最小间隔要求的临界特征；　为具有临界特征的所 述多个小块中的每一个生成临界组图形，给定小块的所述临界组图形限定所述给定小块内的所述临界特征的着色方案，所述临界组图形还识别延伸到与所述给定小块相邻的邻接小块的临界特征；　对于所述目标图案生成整体临界组图形，所述整体临界组图形包括所述 多个小块中的每一个小块的所述临界组图形和延伸到邻接小块的所述特征的识别；和　基于所述整体临界组图形限定的所述着色方案着色所述目标图案。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈虹，陈洛祁，李江伟，罗伯特约翰索卡，
申请(专利权)人：ASML荷兰有限公司，睿初科技公司，
类型：发明
国别省市：US[美国]