一种复位方法、复位装置及智能网卡制造方法及图纸

本发明专利技术提供一种复位方法、复位装置及智能网卡，适用于配置在主机上的网关设备，该网关设备包括FPGA芯片和SOC芯片，该复位方法包括：在网关设备上电初始化后，检测是否接收到由主机发送的第一复位信号，若是，则向FPGA芯片发送第二复位信号，以控制FPGA芯片与主板CPU的PCIe总线复位；等待接收FPGA芯片发送的配置完成信号和SOC芯片反馈的上电状态信息；当接收到FPGA芯片发送的配置完成信号以及SOC芯片上电完成后，向SOC芯片发送就绪信号，以使得SOC芯片在收到就绪信号后发出第三复位信号；当接收到第三复位信号时，向FPGA芯片发送第四复位信号，以控制FPGA芯片与SOC芯片的PCIe总线复位。本发明专利技术能够适配不同主机环境下的智能网关设备复位控制，通用性强。通用性强。通用性强。

【技术实现步骤摘要】
一种复位方法、复位装置及智能网卡


[0001]本专利技术涉及智能网卡配置
，特别是一种复位方法、复位装置及智能网卡。

技术介绍

[0002]目前，带有SOC芯片(系统级芯片)的基于FPGA的智能网卡(Smart-NIC)在复位的时候需要完成以下两个步骤：1)智能网卡对FPGA与主板CPU的PCIe通信接口IP完成复位；2)智能网卡对FPGA与板卡上SOC芯片的PCIe通信接口IP完成复位；其中，针对SOC芯片的通信接口复位需要在与主板CPU的通信接口复位完成后才能进行，以使得智能网卡复位能够正确完成。
[0003]现有技术中，SOC芯片在上电初始化完成后，会自动执行复位指令，向智能网卡的FPGA芯片发送PCIe主线复位信号以驱动FPGA完成相应的复位操作，但由于智能网卡的FPGA被配置在不同种类(如不同品牌、不同类型)的主机环境下，其在执行与主板CPU的通信接口复位和初始化配置的时间会根据逻辑量的大小有所不同，因此为确保对SOC芯片的复位能够正确完成，通常需要针对性设置SOC芯片发出复位指令的等待时长，以控制SOC芯片在相应的延时时间后才发出复位信号。
[0004]但是上述针对智能网卡的复位机制设置技术方案中，需要针对不同的主机类型分别设置智能网卡的复位机制，不能满足智能网卡针对不同种类主机的通用性要求。

技术实现思路

[0005]针对上述提出的智能网关设备复位技术方案存在通用性不足的问题，本专利技术旨在提供一种复位方法、复位装置及智能网卡，以适配目前市面上各种主机(如服务器或PC主机)的应用。
[0006]第一方面，本专利技术示出一种复位方法，适用于配置在主机上的网关设备，该网关设备包括FPGA芯片和SOC芯片，该复位方法包括：
[0007]在网关设备上电初始化后，检测是否接收到由主机发送的第一复位信号，若是，则向FPGA芯片发送第二复位信号，以控制FPGA芯片与主板CPU的PCIe总线复位；
[0008]等待接收FPGA芯片发送的配置完成信号和SOC芯片反馈的上电状态信息；当接收到FPGA芯片发送的配置完成信号以及SOC芯片上电完成后，向SOC芯片发送就绪信号，以使得SOC芯片在收到就绪信号后发出第三复位信号；
[0009]当接收到第三复位信号时，向FPGA芯片发送第四复位信号，以控制FPGA芯片与SOC芯片的PCIe总线复位。
[0010]一种实施方式中，该方法还包括：通过锁存模块接收由主机发送的第一复位信号；
[0011]检测是否接收到由主机发送的第一复位信号，包括：
[0012]检测锁存模块的输出状态；当检测到锁存模块响应第一复位信号而输出第一锁存信号时，向FPGA芯片发送第二复位信号。
[0013]一种实施方式中，当检测到锁存模块响应第一复位信号而输出第一锁存信号时，
还包括：
[0014]控制锁存模块切换为锁存状态，以使得锁存状态下的锁存模块不再响应由主机发送的复位信号而输出第一锁存信号。
[0015]一种实施方式中，该方法还包括：当超过设定的阈值时间没有检测到锁存模块输出第一锁存信号时，向FPGA芯片发送第二复位信号，并控制锁存模块切换为锁存状态，以使得锁存状态下的锁存模块不再响应由主机发送的复位信号而输出第一锁存信号。
[0016]一种实施方式中，当接收到FPGA芯片发送的配置完成信号以及SOC上电完成后，向SOC芯片发送就绪信号，具体包括：
[0017]当接收到FPGA芯片发送的配置完成信号时，向SOC芯片发送上电控制信号，并等待接收SOC芯片反馈的上电状态信息；
[0018]当接收到SOC芯片反馈的上电完成信息后，向SOC芯片发送就绪信号。
[0019]第二方面，本专利技术示出一种复位装置，适用于配置在主机上的网关设备，该网关设备包括FPGA芯片和SOC芯片，该复位装置分别与主机、FPGA芯片和SOC芯片连接，其包括：
[0020]主机通信模块，用于接收由主机发送的第一复位信号；
[0021]板卡通信模块，用于接收由SOC芯片发送的第三复位信号和上电状态信息，以及向SOC芯片发送就绪信号；
[0022]FPGA通信模块，用于接收由FPGA芯片反馈的配置完成信号；
[0023]控制模块，用于向FPGA芯片发送第二复位信号，以控制FPGA芯片与主板CPU的PCIe总线复位；以及向FPGA芯片发送第四复位信号，以控制FPGA芯片与SOC芯片的PCIe总线复位；
[0024]处理模块，用于在网关设备上电初始化后，检测是否接收到由主机发送的第一复位信号，若是，则驱动控制模块向FPGA芯片发送第二复位信号；当通过FPGA通信模块接收到FPGA芯片发送的配置完成信号以及通过板卡通信模块接收到SOC芯片反馈的上电完成后，通过板卡通信模块向SOC芯片发送就绪信号，以使得SOC芯片在收到就绪信号后发出第三复位信号；以及当通过板卡通信模块接收到第三复位信号时，驱动控制模块向FPGA芯片发送第四复位信号。
[0025]一种实施方式中，主机通信模块包括锁存模块；
[0026]锁存模块用于接收由主机发送的第一复位信号，并响应该第一复位信号输出第一锁存信号；
[0027]处理模块还包括：检测该锁存模块的输出状态；当检测到锁存模块响应该第一复位信号输出第一锁存信号时，驱动控制模块向FPGA芯片发送第二复位信号。
[0028]一种实施方式中，处理模块还包括：
[0029]当检测到锁存模块响应该第一复位信号输出第一锁存信号时，控制该锁存模块切换为锁存状态，以使得锁存状态下的锁存模块不再响应由主机发送的复位信号而输出第一锁存信号。
[0030]一种实施方式中，处理模块还包括：当超过设定的阈值时间没有检测到锁存模块输出第一锁存信号时，驱动控制模块向FPGA芯片发送第二复位信号，并控制该锁存模块切换为锁存状态，以使得锁存状态下的锁存模块不再响应由主机发送的复位信号而输出第一锁存信号。
[0031]一种实施方式中，处理模块包括：
[0032]当通过FPGA通信模块接收到FPGA芯片发送的配置完成信号时，驱动板卡通信模块向SOC芯片发送上电控制信号，并等待接收SOC芯片反馈的上电状态信息；
[0033]当通过板卡通信模块接收到SOC芯片反馈的上电完成信息后，通过板卡通信模块向SOC芯片发送就绪信号。
[0034]第三方面，本专利技术示出一种智能网卡，该智能网卡应用于主机上，该智能网卡包括复位装置、FPGA芯片和SOC芯片；
[0035]其中FPGA芯片通过PCIe总线与主机CPU连接，以及通过PCIe总线与SOC芯片连接，复位装置与主机、FPGA芯片以及SOC芯片连接；该复位装置包括上述第二方面中任一种实施方式所示的复位装置。
[0036]本专利技术的有益效果为：
[0037]通过在智能网关设备中设置复位装置分别接收由主机CPU发送的复位信号以及SOC芯片发出的复位信号，并根据接收的复位信号对FPG本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种复位方法，适用于配置在主机上的网关设备，其特征在于，该网关设备包括FPGA芯片和SOC芯片，该复位方法包括：在网关设备上电初始化后，检测是否接收到由主机发送的第一复位信号，若是，则向FPGA芯片发送第二复位信号，以控制FPGA芯片与主板CPU的PCIe总线复位；等待接收FPGA芯片发送的配置完成信号和SOC芯片反馈的上电状态信息；当接收到FPGA芯片发送的配置完成信号以及SOC芯片上电完成后，向SOC芯片发送就绪信号，以使得SOC芯片在收到就绪信号后发出第三复位信号；当接收到第三复位信号时，向FPGA芯片发送第四复位信号，以控制FPGA芯片与SOC芯片的PCIe总线复位。2.根据权利要求1所述的一种复位方法，其特征在于，所述方法还包括：通过锁存模块接收由所述主机发送的所述第一复位信号；所述检测是否接收到由主机发送的第一复位信号，包括：检测锁存模块的输出状态；当检测到锁存模块响应第一复位信号而输出第一锁存信号时，向所述FPGA芯片发送所述第二复位信号。3.根据权利要求2所述的一种复位方法，其特征在于，所述当检测到锁存模块响应第一复位信号而输出第一锁存信号时，还包括：控制所述锁存模块切换为锁存状态，以使得锁存状态下的锁存模块不再响应由所述主机发送的复位信号而输出所述第一锁存信号。4.根据权利要求2所述的一种复位方法，其特征在于，该方法还包括：当超过设定的阈值时间没有检测到所述锁存模块输出所述第一锁存信号时，向所述FPGA芯片发送所述第二复位信号，并控制锁存模块切换为锁存状态，以使得锁存状态下的锁存模块不再响应由所述主机发送的复位信号而输出第一锁存信号。5.根据权利要求1所述的一种复位方法，其特征在于，所述当接收到FPGA芯片发送的配置完成信号以及SOC上电完成后，向SOC芯片发送就绪信号，具体包括：当接收到所述FPGA芯片发送的所述配置完成信号时，向所述SOC芯片发送上电控制信号，并等待接收SOC芯片反馈的上电状态信息；当接收到SOC芯片反馈的上电完成信息后，向SOC芯片发送所述就绪信号。6.一种复位装置，其特征在于，适用于配置在主机上的网关设备，该网关设备包括FPGA芯片和SOC芯片，该复位装置分别与主机、FPGA芯片和SOC芯片连接，其包括：主机通信模块，用于接收由主机发送的第一复位信号；板卡通信模块，用于接收由SOC芯片发送的第三复位信号和上电状态信息，以及向SOC芯片发送就绪信号；FPGA通信模块，用于接收由FPGA芯片反馈的配置...

【专利技术属性】
技术研发人员：王彥庚，
申请(专利权)人：英业达股份有限公司，
类型：发明
国别省市：