一种USB3.0与USB2.0总线双向互转的方法技术

本发明专利技术涉及数据传输的技术领域，特别是涉及一种USB3.0与USB2.0总线双向互转的方法，将USB3.0与USB2.0总线进行双向互转，满足需要，提高实用性；包括USB2.0物理层模块、USB3.0物理层模块、第一数据串并转换模块、第二数据串并转换模块、多个第一端点模块、多个第二端点模块、多个第一数据缓冲模块、多个第二数据缓冲模块和仲裁电路，USB2.0物理层模块与第一数据串并转换模块连接，第一数据串并转换模块与多个第一端点模块连接，多个第一端点模块分别与多个第一数据缓冲模块连接，多个第一数据缓冲模块均与仲裁电路连接，仲裁电路与多个第二数据缓冲模块连接，多个第二数据缓冲模块分别与多个第二端点模块连接。与多个第二端点模块连接。与多个第二端点模块连接。

【技术实现步骤摘要】
一种USB3.0与USB2.0总线双向互转的方法


[0001]本专利技术涉及数据传输的
，特别是涉及一种USB3.0与USB2.0总线双向互转的方法。

技术介绍

[0002]由于USB2.0采用了半双工机制，双向2线制传输数据；USB3.0则采用了全双工机制，双向4线制进行数据传输，因此二者不能直接互通。
[0003]而在工程领域，若干场景下，如：1、新式CPU不带USB2.0接口，而用户需要使用USB2.0的设备；2、USB总线需要跨长距离传输，需要采用光纤介质，而光收发器件不能实现USB2.0的半双工机制，只能传输USB3.0信号；必须将USB3.0与USB2.0总线进行双向互转，因此提供一种USB3.0与USB2.0总线双向互转的方法。

技术实现思路

[0004]为解决上述技术问题，本专利技术提供一种USB3.0与USB2.0总线双向互转的方法，将USB3.0与USB2.0总线进行双向互转，满足需要，提高实用性。
[0005]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，包括USB2.0物理层模块、USB3.0物理层模块、第一数据串并转换模块、第二数据串并转换模块、多个第一端点模块、多个第二端点模块、多个第一数据缓冲模块、多个第二数据缓冲模块和仲裁电路，USB2.0物理层模块与第一数据串并转换模块连接，第一数据串并转换模块与多个第一端点模块连接，多个第一端点模块分别与多个第一数据缓冲模块连接，多个第一数据缓冲模块均与仲裁电路连接，仲裁电路与多个第二数据缓冲模块连接，多个第二数据缓冲模块分别与多个第二端点模块连接，多个第二端点模块均与第二数据串并转换模块连接，第二数据串并转换模块与USB3.0物理层模块连接。
[0006]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，USB2.0物理层模块采用型号为USB3300的芯片，USB3.0物理层模块采用型号为TUSB1310的芯片，第一数据串并转换模块、第二数据串并转换模块、多个第一端点模块、多个第二端点模块、多个第一数据缓冲模块、多个第二数据缓冲模块和仲裁电路均在FPGA芯片内部实现。
[0007]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，FPGA型号选用XC7K325T。
[0008]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，多个第一端点模块和多个第二端点模块均采用参数化设计，通过更改参数实现4～16个第一端点模块和第二端点模块动态改变。
[0009]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，多个第一数据缓冲模块以及多个第二数据缓冲模块均使用FPGA内部的BRAM资源实现，可以根据第一端点模块和第二端点模块的个数动态改变。
[0010]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，所述仲裁电路包括1、Roundrobin仲裁策略；2、先来先服务仲裁策略；3、短服务优先策略。
[0011]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，三种策略的仲裁模块可以通过参数进行三选一选择。
[0012]与现有技术相比本专利技术的有益效果为：通过USB2.0物理层模块、USB3.0物理层模块、第一数据串并转换模块、第二数据串并转换模块、多个第一端点模块、多个第二端点模块、多个第一数据缓冲模块、多个第二数据缓冲模块和仲裁电路，可使USB3.0与USB2.0总线进行双向互转。
附图说明
[0013]图1是本专利技术的结构示意图；
[0014]附图标记：1、USB2.0物理层模块；2、USB3.0物理层模块；3、第一数据串并转换模块；4、第二数据串并转换模块；5、第一端点模块；6、第二端点模块；7、第一数据缓冲模块；8、第二数据缓冲模块；9、仲裁电路。
具体实施方式
[0015]下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。
[0016]如图1所示，本专利技术的一种USB3.0与USB2.0总线双向互转的方法，包括USB2.0物理层模块1、USB3.0物理层模块2、第一数据串并转换模块3、第二数据串并转换模块4、多个第一端点模块5、多个第二端点模块6、多个第一数据缓冲模块7、多个第二数据缓冲模块8和仲裁电路9，USB2.0物理层模块1与第一数据串并转换模块3连接，第一数据串并转换模块3与多个第一端点模块5连接，多个第一端点模块5分别与多个第一数据缓冲模块7连接，多个第一数据缓冲模块7均与仲裁电路9连接，仲裁电路9与多个第二数据缓冲模块8连接，多个第二数据缓冲模块8分别与多个第二端点模块6连接，多个第二端点模块6均与第二数据串并转换模块4连接，第二数据串并转换模块4与USB3.0物理层模块2连接。
[0017]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，USB2.0物理层模块1采用型号为USB3300的芯片，USB3.0物理层模块2采用型号为TUSB1310的芯片，第一数据串并转换模块3、第二数据串并转换模块4、多个第一端点模块5、多个第二端点模块6、多个第一数据缓冲模块7、多个第二数据缓冲模块8和仲裁电路9均在FPGA芯片内部实现。
[0018]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，FPGA型号选用XC7K325T。
[0019]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，多个第一端点模块5和多个第二端点模块6均采用参数化设计，通过更改参数实现4～16个第一端点模块5和第二端点模块6动态改变。
[0020]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，多个第一数据缓冲模块7以及多个第二数据缓冲模块8均使用FPGA内部的BRAM资源实现，可以根据第一端点模块5和第二端点模块6的个数动态改变。
[0021]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，所述仲裁电路9包括1、Roundrobin仲裁策略；2、先来先服务仲裁策略；3、短服务优先策略。
[0022]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，三种策略的仲裁模块可以通过参数进行三选一选择。
[0023]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，上述所有用电模块及用电器均为市面常见电器件，买回使用时仅需按照一同购回的使用说明书相互电连接即可进行使用，且控制模块为其常见自带模块，故均在此不再赘述。
[0024]本专利技术的一种USB3.0与USB2.0总线双向互转的方法，在未作相反说明的情况下，“上下左右、前后内外以及垂直水平”等包含在术语中的方位词仅代表该术语在常规使用状态下的方位，或为本领域技术人员理解的俗称，而不应视为对该术语的限制，与此同时，“第一”、“第二”和“第三”等数列名词不代表具体的数量及顺序，仅仅是用于名称的区分，而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种USB3.0与USB2.0总线双向互转的方法，其特征在于，包括USB2.0物理层模块、USB3.0物理层模块、第一数据串并转换模块、第二数据串并转换模块、多个第一端点模块、多个第二端点模块、多个第一数据缓冲模块、多个第二数据缓冲模块和仲裁电路，USB2.0物理层模块与第一数据串并转换模块连接，第一数据串并转换模块与多个第一端点模块连接，多个第一端点模块分别与多个第一数据缓冲模块连接，多个第一数据缓冲模块均与仲裁电路连接，仲裁电路与多个第二数据缓冲模块连接，多个第二数据缓冲模块分别与多个第二端点模块连接，多个第二端点模块均与第二数据串并转换模块连接，第二数据串并转换模块与USB3.0物理层模块连接。2.如权利要求1所述的一种USB3.0与USB2.0总线双向互转的方法，其特征在于，USB2.0物理层模块采用型号为USB3300的芯片，USB3.0物理层模块采用型号为TUSB1310的芯片，第一数据串并转换模块、第二数据串并转换模块、多个第一端点模块、多个第二端点模块、多个第一数据缓冲模块、多...

【专利技术属性】
技术研发人员：赵琨，杨建利，张涛，武恒基，
申请(专利权)人：鸿秦北京科技有限公司，
类型：发明
国别省市：