内存信号线时延补偿方法技术

本发明专利技术提供一种内存信号线时延补偿方法，包括：依据内存信号的输入位置和输出位置，设置多根内存信号线；依据所述多根内存信号线的走线参数，确定所述多根内存信号线的时延；依据所述多根内存信号线的时延，确定所述多根内存信号线各自对应的第一补偿值；将所述第一补偿值保存，以依据所述第一补偿值补偿对应的所述内存信号线的时延。本发明专利技术提供的技术方案，能够在确保内存信号线时延的前提下，减少等长绕线，降低设计的难度，减少成本。减少成本。减少成本。

【技术实现步骤摘要】
内存信号线时延补偿方法


[0001]本专利技术涉及信号传输
，尤其涉及一种内存信号线时延补偿方法。

技术介绍

[0002]DDR(双倍速率同步动态随机存储器)是用来存储计算机正在运行的程序和程序运行过程中的数据的介质，是计算机系统中一个不可或缺的组成部分，随着计算机处理器计算速度的提高，DDR的运行速率也相应提高，这对处理器的DDR的走线的要求越来越严格。
[0003]DDR信号的采样方式是以DQS为采样信号，对一个字节的数据进行采样。这种采样方式要求一个字节内的信号时延要控制在一定的范围内，确保被采样的信号群有足够大的采样时间窗口，以便采样信号进行采样。
[0004]传统的DDR走线设计方法需要上进行等长绕线，以确保DDR走线时延相同。但是，这种设计方法对于信号密集，走线复杂度高的情况来说，需要增加额外的叠层进行时延等长绕线，这无疑导致了成本的增加。

技术实现思路

[0005]本专利技术提供的内存信号线时延补偿方法，能够在确保内存信号线时延的前提下，减少等长绕线，降低设计的难度，减少成本。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内存信号线时延补偿方法，其特征在于，包括：依据内存信号的输入位置和输出位置，设置多根内存信号线；依据所述多根内存信号线的走线参数，确定所述多根内存信号线的时延；依据所述多根内存信号线的时延，确定所述多根内存信号线各自对应的第一补偿值；将所述第一补偿值保存，以依据所述第一补偿值补偿对应的所述内存信号线的时延。2.根据权利要求1所述内存信号线时延补偿方法，其特征在于，依据所述多根内存信号线的走线参数，确定所述多根内存信号线的时延包括：对所述多根信号线的S参数进行提取；依据所述S参数对所述多根信号线进行时域仿真；依据所述时域仿真结果，确定所述多根内存信号线各自对应的时延。3.根据权利要求1所述内存信号线时延补偿方法，其特征在于，依据所述多根内存信号线的走线参数，确定所述多根内存信号线的时延包括：由所述多根信号线的输入端输入信号；由所述多根信号线的输出端读取信号并依据读取的信号确定所述多根内存信号线的时延。4.根据权利要求1所述内存信号线时延补偿方法，其特征在于，依据所述多根内存信号线的时延，确定所述多根内存信号线各自对应的第一补偿值包括：将所述多根内存信号线各自对应的第一补偿值取相反数，以所述相反数作为对应的内存信号线的第一补偿值。5.根据权利要求1所述内存信号线时延补偿方法，其特征在于，还包括：以所述第一补偿值对通过所述内存信号线传输的信号进行补偿，以形...

【专利技术属性】
技术研发人员：杨光林，杜树安，王德敬，林少芳，韩亚男，
申请(专利权)人：成都海光集成电路设计有限公司，
类型：发明
国别省市：