一种方法，包括： 在已完成的半导体设计中对不含所设计的形状的区域定位； 在所述区域中以预定的最终密度生成虚拟填充形状； 调整所生成的虚拟填充形状的尺寸，使得其局部密度被增大到预定值；以及 对所述虚拟填充形状建立相应的修整形状，该修整形状用于对所述虚拟填充形状的超尺寸部分进行曝光，从而有效地修整每一个虚拟填充形状以使其回到所述预定的最终密度。
【技术实现步骤摘要】
本专利技术涉及一种方法和系统，该方法和系统使用交替相移掩模，或者其它采用修整掩模的双掩模光刻工艺，用于降低的掩模偏置(bias) 的分开(partitioned)的虚拟(dummy)填充形状。
技术介绍
相移掩模技术对于给定的照射波长允许比传统的玻璃上铬 (Chrome-On-Glass)或衰减相移(Attenuated Phase Shift)方法分辨小 得多的特征(feature)。 一般地，小特征是通过在相位掩模上交替0度 和180度相移开口(opening)来暴露在每一面上的空间来分辨的。这些 精细特征的端部一般通过穿过第二阻挡掩模的啄光而被修整，这是因 为0度和180度形状通常不允许互相接触。不用采取交替相移掩模方 法就可以被很容易地分辨的大特征通常只通过所述阻挡掩模绘制 (render)。对于多晶硅栅极应用，除了别的以外，这些大特征通常包含大的 去耦合电容器以及虚拟填充形状。在含有大量临界栅极的宏(macros) 中，0度和180度形状(在另外的不透明掩模中的开口)的局部密度通 常为大约40-65%,而阻挡形状(在其它透明掩模中的不透明区)的密度 通常为70-90%。在一个设计的其它区中，比如其它仅含有虚拟填充 形状的空闲区，0度和180度形状的局部密度几乎为0,而阻挡形状 的密度一般为25%。在包含大部分大的去耦合电容器的外围区域中， 所述0度和180度局部密度几乎为0，而所述阻挡形状的密度一般为 大约60-75%。在技术开发试验处，经常存在围绕中心产品或类似产品的芯片的伴随的芯片小块(chiplet)。对于这些伴随的芯片小块，所述0度和180 度形状的局部密度常常还是几乎为0，而所述阻挡形状(大部分为虚拟 填充)的局部密度为大约25%。结果，所述0度和180度相位形状的 局部密度变化很大，越过了相移标线(reticle)，尤其在大长度尺度上 (lmm或更大)，类似地，所述阻挡形状的局部密度变化很大，越过了 所述阻挡标线，尤其在大长度尺度上。我们知道所述形状的局部密度 的变化对在那些掩模上的特征的尺寸控制具有不利影响，并且这些不 一致性已经显示出对制造用于相位和阻挡标线的掩模偏置方面具有 很大的不利影响。由形状密度的不一致引发的相似的制造困难可以负 面地影响用在包含辅助修整掩模的其它双掩模光刻工艺中的掩模，该 辅助修整掩模用于，例如，在SRAM或其它存储阵列中建立紧密的 线端部。已知的解决方案包括用于掩模制造的双通道方法，其中，超尺寸 (oversized,尺寸过大)特征在通过所述掩模绘制机(writer)的第二通道 中被修整。此方法增加了成本和用于掩模的周转时间，具有在这些掩 模上增加所述缺陷密度的可能性，且仅是固有的单向工艺。也就是说， 可以修整被绘制得太大的特征，但原来就被绘制得太小的特征就不能 被容易地调整了。
技术实现思路
在本专利技术的第一方面中，提供了一种方法，包括在已完成的半 导体设计中对不含所设计的形状的区域定位。该方法在所述区域中以 预定的最终密度生成虚拟填充形状，并调整所生成的虚拟填充形状的 尺寸，使得其局部密度被增大到预定值。该方法还建立相应的修整形 状，该修整形状用于对所述虚拟形状的超尺寸部分进行曝光，从而有 效地修整每一个虚拟形状以使其回到所述预定的最终密度。在本专利技术的另 一方面中，提供了 一种使用交替相移掩模用于减少 的掩模偏置的分开的虚拟填充形状的方法。该方法包括绘制作为被划 分到两个掩模的虚拟填充形状的掩模图案。其中在第一掩模上的形状与虚拟填充相关，并被扩展直到其局部密度处在所希望的范围。使用 在第二掩模上的相关的修整形状来修整所扩展的虚拟填充形状到所希望的尺寸。在另一个实施例中，所生成的虚拟形状在阻挡掩模上被调整尺 寸，并且对于每一个超尺寸的虚拟填充形状，在相位掩模上建立相应 的修整形状。在本专利技术的另一个方面中，提供了一种系统，其包括硬 件和软件组件中的至少 一个，并被配置为执行本专利技术的所述方法步骤。附图说明图1图示了被构建为80%稠密的超尺寸特征的25%密度的虚拟 填充形状的说明性例子；图2是本专利技术的实施步骤的流程图；图3图示了根据本专利技术的虚拟填充形状；图4图示了根据本专利技术的虚拟填充形状；图5图示了根据本专利技术的虚拟修整形状；图6图示了根据本专利技术的所述阻挡掩模偏置的下降；以及图7是实施本专利技术的系统的代表。具体实施例方式本专利技术涉及使用交替相移掩模，或者其它结合修整掩模的双掩模 光刻工艺，用于降低的掩模偏置的分开的虚拟填充形状的方法和系 统。在本专利技术的一个实施例中，绘制为虚拟填充形状的掩模图案被划 分(partitioii)到两个掩模，例如，在相位掩模和阻挡掩模上，使得可 以显著地使在两个掩模上的形状的局部密度更一致。具体地，在实施 例中，在阻挡掩模上与虚拟填充相关的形状被扩展直到其局部密度处 在所希望的范围中(例如， 一般地70-90%)，在所述相位掩模上的相关 的修整形状用于修整所述超尺寸的(扩展的)阻挡形状到其所希望的尺 寸。用这种方式，包含虚拟填充形状的区域，比如在稠密电路宏之间的区域，和在技术开发试验处的伴随芯片小块，会在所述相位掩模和 阻挡掩模上具有这样的局部密度，其接近包含大部分小的、临界特征(比如SRAM或其它存储阵列)的电路区或通用逻辑电路所具有的密 度。参见图1，作为例子，25。/。密度的虚拟填充形状被构建为80%稠 密的超尺寸特征并通过55%稠密的0度和/或180度虚拟修整形状而 被修整回其标准尺寸。更具体地，在图1中，用于所述相位掩模的超 尺寸虚拟填充形状100超尺寸而达到所希望的局部密度，在此例子中 为80%。使用虚拟填充形状100的此种布置，相邻形状接近80%局 部密度。圆环形状的虚拟0度和/或180度虚拟形状200用于将所述超 尺寸虚拟填充形状修整回其所希望的最终密度。在此工业中普遍使用 的虚拟填充形状的其它布置，比如正方形和长方形虚拟形状，可以超 尺寸并被以根据本专利技术的方式来修整。图2是本专利技术的实施步骤的流程图。图2可以同样是实施其所述 步骤的高层次框图。图2的所述步骤可以在图l环境中被实施和执行。 另外，本专利技术可以采用全部为硬件实施例、全部为软件实施例或同时 包含硬件和软件元素的实施例的形式。在一个实施中，用软件实施本 专利技术，该软件包括但不限于固件、驻留软件、微码等。此外，本发 明可以采用以下形式由提供程序代码的计算机可用或计算机可读介 质能访问的计算机程序产品，其通过、或与计算机或任何指令执行系 统结合使用。所述介质可以是电子的、磁的、光学的、电磁的、红外 的、或半导体系统(或者是系统或者是器件)或传播介质，所有上述所 述为本领域普通技术人员所知。回到图2，在步骤200,所述过程在已完成半导体设计中给在所 关心的级(level)上不包含所设计的形状的区域定位。这些区域可用于 虚拟填充形状。在这些区域中，在步骤210,该过程用本领域普通技 术人员所知的方式根据所希望(预定的)最终密度(例如，大约25%)生 成虚拟填充形状(见图3)。在步骤220，该过程调整所有生成的虚拟形状的尺寸，使得其局部密度被增加到所需值(例如，大约80%)。(见图4)该虚拟填充形状与 功能形状之间应当具有足够的间隔，以允许发生扩展而不会侵占所设 本文档来自技高网...
【技术保护点】
一种方法，包括：在已完成的半导体设计中对不含所设计的形状的区域定位；在所述区域中以预定的最终密度生成虚拟填充形状；调整所生成的虚拟填充形状的尺寸，使得其局部密度被增大到预定值；以及对所述虚拟填充形状建立相应的修整形状，该修整形状用于对所述虚拟填充形状的超尺寸部分进行曝光，从而有效地修整每一个虚拟填充形状以使其回到所述预定的最终密度。
【技术特征摘要】
【专利技术属性】
技术研发人员：霍华德·S·兰蒂斯，金尼塔尼亚·苏查里塔维斯，托马斯·B·福雷，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。