操作方法以及感测放大器技术

本发明专利技术提出适用于感测放大器的一种操作方法，感测放大器包括第一交叉耦合锁存以及第二交叉耦合锁存，第一交叉耦合锁存以及第二交叉耦合锁存之每一个包括第一晶体管对以及耦接至第一晶体管对的个别的栅极端的耦合电容对。操作方法包括：在第一阶段中，对第一交叉耦合锁存之耦合电容对充电而达成归零的目的，且提供第一组输入电压至第二交叉耦合锁存；以及在紧接着第一阶段之第二阶段中，对耦合电容对放电以消除第一晶体管对的不匹配，且比较提供至第二交叉耦合锁存的第一组输入电压而产生第一组输出电压。第一组输出电压。第一组输出电压。

【技术实现步骤摘要】
操作方法以及感测放大器


[0001]本专利技术有关于一种非挥发性内存的感测放大器，特别有关于一种用以克服制程飘移的非理想效应且允许操作于更高速度的具有偏移消除的感测放大器。

技术介绍

[0002]感测放大器在本领域是众所皆知的，并且通常用于许多类型的集成电路中，例如具有多个列以及多个栏之内存单元的随机存取半导体存储装置，用以侦测以及放大由内存单元所产生的信号。
[0003]为了存取特定内存单元组(即，位于内存数组中的字(word))，所欲耦接之该内存单元组的列地址以及栏地址必须先被译码。举例来说，在一静态随机存取内存数组中，数组中的每一内存单元耦接至两条位线，且该两条位线互为反相。这两条位线称之为“真位线”以及“补位线”，共同组成一栏，其地址必须先被译码后才能将状态读取或写入耦接至该栏之内存单元。
[0004]然而，锁存型感测放大器之输入级的不匹配将决定能够被侦测的敏感度以及最小的电压差。因此，有必要最小化锁存型感测放大器的不匹配以增进锁存型感测放大器的效能。

技术实现思路

[0005]本专利技术在此提出了一种用于非挥发性内存之感测放大器，感测放大器包括多个交叉耦合锁存，用以交替地且并列地操作于归零状态以及感测状态。因此，每一交叉耦合锁存在进入感测状态前就会提早先完成归零状态，使得侦测数据的速度得以更快。
[0006]根据本专利技术之一实施例，一种适用于一感测放大器所述的操作方法，其中上述感测放大器包括一第一交叉耦合锁存以及一第二交叉耦合锁存，其中上述第一交叉耦合锁存以及上述第二交叉耦合锁存之每一个包括一第一晶体管对以及耦接至上述第一晶体管对之个别的栅极端之一耦合电容对。上述操作方法包括在一第一阶段中，对上述第一交叉耦合锁存之上述耦合电容对充电而达成归零的目的，且提供一第一组输入电压至上述第二交叉耦合锁存；以及在紧接着上述第一阶段之一第二阶段中，对上述耦合电容对放电以消除(cancel)上述第一晶体管对之不匹配，且比较提供至上述第二交叉耦合锁存之上述第一组输入电压而产生一第一组输出电压。
[0007]根据本专利技术之一实施例，一种感测放大器包括一第一交叉耦合锁存、一第二交叉耦合锁存、一输入开关组以及一输出开关组。上述第一交叉耦合锁存操作于一充电状态以及一放电状态。上述第二交叉耦合锁存对应上述第一交叉耦合锁存操作于上述充电状态而操作于一取样状态，对应上述第一交叉耦合锁存操作于上述放电状态而操作于一比较状态。上述输入开关组对应上述第二交叉耦合锁存操作于上述取样状态以及上述比较状态，而将一输入电压组提供至上述第二交叉耦合锁存。上述输出开关组对应上述第二交叉耦合锁存操作于上述比较状态，而耦接至上述第二交叉耦合锁存。
附图说明
[0008]图1显示根据本专利技术之一实施例所述的感测放大器的方块图；
[0009]图2显示根据本专利技术之一实施例所述的感测放大器的电路图；
[0010]图3显示根据本专利技术之一实施例所述的感测放大器的时序图；
[0011]图4显示根据本专利技术之一实施例所述之交叉耦合锁存的电路图；
[0012]图5显示根据本专利技术之另一实施例所述之交叉耦合锁存的电路图；以及
[0013]图6显示根据本专利技术之一实施例所述之交叉耦合锁存之操作的流程图。
具体实施方式
[0014]以下说明为本专利技术的实施例。其目的是要举例说明本专利技术一般性的原则，不应视为本专利技术的限制，本专利技术之范围当以申请专利范围所界定者为准。
[0015]图1显示根据本专利技术之一实施例所述的感测放大器的方块图。如图1所示，感测放大器100包括一组输入开关110、第一交叉耦合锁存121、第二交叉耦合锁存122、一组输出开关130以及控制器140。根据本专利技术之一实施例，第一交叉耦合锁存121以及第二交叉耦合锁存122具有相同的电路结构。
[0016]输入开关110用以将来自位线BL以及反向位线BLB之一组输入电压VI提供至第一交叉耦合锁存121或第二交叉耦合锁存122。第一交叉耦合锁存121或第二交叉耦合锁存122感测提供之输入电压VI，而产生一组输出电压VOUT。输出开关130将来自第一交叉耦合锁存121或第二交叉耦合锁存122之输出电压VOUT，提供至输出节点NO以及反向输出节点NOB。
[0017]控制器140控制输入开关110而将输入电压VI提供至第一交叉耦合锁存121或第二交叉耦合锁存122，以及控制输出开关130输出由第一交叉耦合锁存121或第二交叉耦合锁存122所产生之输出电压VOUT。此外，控制器140更控制第一交叉耦合锁存121以及第二交叉耦合锁存122依序地且重复地操作于充电状态、放电状态、取样状态以及比较状态。当第一交叉耦合锁存121操作于充电状态以及放电状态时，第二交叉耦合锁存122分别操作于采样状态以及比较状态，反之亦然。
[0018]为了简化说明，以下将只针对输入开关110、第一交叉耦合锁存121、第二交叉耦合锁存122以及输出开关130之操作。根据本专利技术之其他实施例，感测放大器110可包括复数交叉耦合锁存，在此仅以两个交叉耦合锁存作为说明解释。
[0019]图2显示根据本专利技术之一实施例所述的感测放大器的电路图。如图2所示，感测放大器200包括第一输入开关SI1、第一反向输入开关SIB1、第二输入开关SI2、第二反向输入开关SIB2、第一交叉耦合锁存221、第二交叉耦合锁存222、第一输出开关SO1、第一反向输出开关SOB1、第二输出开关SO2以及第二反向输出开关SOB2。
[0020]将感测放大器200与图1之感测放大器100相比，输入开关SI1、第一反向输入开关SIB1、第二输入开关SI2以及第二反向输入开关SIB2对应至图1的输入开关110，第一输出开关SO1、第一反向输出开关SOB1、第二输出开关SO2以及第二反向输出开关SOB2对应至图1的输出开关130，第一交叉耦合锁存221对应至第一交叉耦合锁存121，第二交叉耦合锁存222对应至第二交叉耦合锁存122。
[0021]图3显示根据本专利技术之一实施例所述的感测放大器的时序图。如图3所示，第一阶段P1、第二阶段P2、第三阶段P3、第四阶段P4、第五阶段P5以及第六阶段P6一个接一个。第一
交叉耦合锁存221以及第二交叉耦合锁存222依序地且重复地操作于充电状态SCH、放电状态SDCH、取样状态SSMP以及比较状态SCMP，其中第一交叉耦合锁存221以及第二交叉耦合锁存222系必列执行。
[0022]根据本专利技术之一实施例，如图3所示，当第一交叉耦合锁存221在第三阶段P3操作于取样状态SSMP时，第二交叉耦合锁存222操作于充电状态SCH。根据本专利技术之另一实施例，当第一交叉耦合锁存221在第四阶段P4操作于比较状态SCMP时，第二交叉耦合锁存222操作于放电状态SDCH。在第五阶段P5以及第六阶段P6时，第一交叉耦合锁存221操作于充电状态SCH以及放电状态SDCH，而第二交叉耦合锁存222操作于取样状态SSMP以及比较状态SCMP。
[0023本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种操作方法，适用于感测放大器，其中上述感测放大器包括第一交叉耦合锁存以及第二交叉耦合锁存，其中上述第一交叉耦合锁存以及上述第二交叉耦合锁存的每一个包括第一晶体管对以及耦接至上述第一晶体管对的个别的栅极端的耦合电容对，其中上述操作方法包括：在第一阶段中，对上述第一交叉耦合锁存的上述耦合电容对充电而达成归零的目的，且提供第一组输入电压至上述第二交叉耦合锁存；以及在紧接着上述第一阶段的第二阶段中，对上述耦合电容对放电以消除上述第一晶体管对的不匹配，且比较提供至上述第二交叉耦合锁存的上述第一组输入电压而产生第一组输出电压。2.如权利要求1所述的操作方法，其中上述第一交叉耦合锁存以及上述第二交叉耦合锁存具有相同的电路结构。3.如权利要求1所述的操作方法，其中上述第一交叉耦合锁存以及上述第二交叉耦合锁存的每一个还包括归零开关对、电容接地开关对、供应电压开关、交叉耦合开关对以及输入开关对，其中上述归零开关对允许上述耦合电容对以及上述第一晶体管对之间的内部节点进行充电以及放电，上述电容接地开关对将上述耦合电容对的上述内部节点外的另一节点接地而达到归零的目的，上述供应电压开关将供应电压提供至上述第二晶体管对，上述交叉耦合开关对在归零时关闭交叉耦合效应，上述输入开关对接收多个输入电压，其中上述第一状态包括导通上述第一交叉耦合锁存的上述归零开关对、上述电容接地开关对以及上述供应电压开关以及上述第二交叉耦合锁存的上述交叉耦合开关对以及上述输入开关对。4.如权利要求3所述的操作方法，其中上述第一交叉耦合锁存以及上述第二交叉耦合锁存的每一个还包括接地开关以及输出开关对，其中上述接地开关将上述第一晶体管对接地，上述输出开关对产生多个输出电压，其中上述第二状态包括不导通上述第一交叉耦合锁存的上述供应电压开关、导通上述第一交叉耦合锁存的上述接地开关以及上述第二交叉耦合锁存的上述供应电压开关、上述接地开关以及上述输出开关对。5.如权利要求4所述的操作方法，其中上述第一交叉耦合锁存以及上述第二交叉耦合锁存的每一个还包括与上述第一晶体管对相串接的第二晶体管对，其中上述控制方法还包括：在紧接着上述第二阶段的第三阶段中，将第二组输入电压提供至上述第一交叉耦合锁存的上述第二晶体管对以及上述耦合电容对，且对上述第二交叉耦合锁存的耦合电容对进行充电以达成归零的目的；以及在紧接着上述第三阶段的第四阶段中，比较提供至上述第一交叉耦合锁存的上述第二组输入电压而产生一第二组输出电压，且对上述第二交叉耦合锁存的上述耦合电容对进行放电。6.如权利要求5所述的操作方法，其中上述第一交叉耦合锁存以及上述第二交叉耦合锁存的每一个还包括串接于上述第一晶体管对以及一接地端之间的第三晶体管对，其中上述第三阶段还包括将上述第二组输入电压提供至上述第一交叉耦合锁存的上述第三晶体管对以降低上述第一交叉耦合锁存中流经上述第一晶体管对的漏电流，其中上述第三晶体管对与上述第一晶体管对相串迭。
7.如权利要求6所述的操作方法，其中上述第一交叉耦合锁存的上述第三晶体管对在上述第一阶段、上述第二阶段以及上述第四阶段时为完全导通。8.如权利要求5所述的操作方法，其中上述第三阶段包括导通上述第一交叉耦合锁存的上述交叉耦合开关对以及上述输入开关对以及上述第二交叉耦合锁存的上述归零开关对、上述电容接地开关对以及上述供应电压开关。9.如权利要求8所述的操作方法，其中上述第四阶段包括导通上述第二交叉耦合锁存的上述接地开关以及上述第一交叉耦合锁存的上述供应电压开关、上述接地开关以及上述输出开关对，且不导通上述第二交叉耦合锁存的上述供应电...

【专利技术属性】
技术研发人员：古惟铭，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：