存储器装置制造方法及图纸

本发明专利技术公开了一种存储器装置，该存储器装置包括通道元件、栅电极层、及存储元件。通道元件具有U形状。栅电极层电性耦接通道元件。存储元件包围通道元件的侧通道表面。元件包围通道元件的侧通道表面。元件包围通道元件的侧通道表面。

【技术实现步骤摘要】
存储器装置


[0001]本专利技术是有关于一种存储器装置，且特别是有关于一种NAND存储器装置。

技术介绍

[0002]随着集成电路中元件的关键尺寸逐渐缩小至工艺技术所能感知的极限，设计者已经开始寻找可达到更大存储器密度的技术，藉以达到较低的位成本(costs per bit)。目前正被关注的技术包括与非门存储器(NAND memory)及其操作。

技术实现思路

[0003]本专利技术是有关于一种存储器装置。
[0004]根据本专利技术的一方面，提出一种存储器装置包括通道元件、栅电极层、及存储元件。通道元件具有U形状。栅电极层电性耦接通道元件。存储元件包围通道元件的侧通道表面。
[0005]为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：
附图说明
[0006]图1绘示根据一实施例的存储器装置的横剖面图。
[0007]图2绘示根据一实施例的存储器装置的纵剖面图。
[0008]图3至图13绘示根据一实施例的存储器装置的制造方法。
[0009]【符号说明】
[0010]C：通道元件
[0011]CS1：第一侧通道表面
[0012]CS2：第二侧通道表面
[0013]CS3：第三侧通道表面
[0014]D1：第一方向
[0015]D2：第二方向
[0016]D3：第三方向
[0017]M：存储元件
[0018]M1A：第一存储层
[0019]M1S1：侧表面
[0020]M2、M2A、M2B、M2C：第二存储层
[0021]M3、M3A、M3B、M3C：第三存储层
[0022]MA：第一存储部分
[0023]MB：第二存储部分
[0024]MC：第三存储部分
[0025]G、GT、GM、GB：栅电极层
[0026]GS1：侧表面
[0027]GS2：上表面
[0028]GS3：下表面
[0029]112：介电条
[0030]114：导电层
[0031]116：电极元件
[0032]118：电极元件
[0033]250：第一堆叠区
[0034]260：第二堆叠区
[0035]330：介电层
[0036]330S1：侧表面
[0037]330S2：上表面
[0038]330S3：下表面
[0039]473、474：牺牲层
[0040]475：孔洞
[0041]477：凹口
[0042]480：沟道
[0043]485：缝隙
[0044]487：电极材料
[0045]489：导电柱
[0046]491：导电条
[0047]493：导电块
[0048]495：导电柱
[0049]497：导电条
具体实施方式
[0050]以下是以一些实施例做说明。须注意的是，本揭露并非显示出所有可能的实施例，未于本揭露提出的其他实施方式也可能可以应用。再者，附图上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和图示内容仅作叙述实施例之用，而非作为限缩本揭露保护范围之用。另外，实施例中的叙述，例如局部结构、工艺步骤和材料应用等等，仅为举例说明之用，并非对本揭露欲保护的范围做限缩。实施例的步骤和结构各自细节可在不脱离本揭露的精神和范围内根据实际应用工艺的需要而加以变化与修饰。以下是以相同/类似的符号表示相同/类似的元件做说明。
[0051]图1绘示根据一实施例的存储器装置的横剖面图。图2绘示根据一实施例的存储器装置的纵剖面图。一实施例中，图1可为沿图2的KK剖面线绘制出的剖面图，且图2可为沿图1的JJ剖面线绘制出的剖面图。
[0052]请参照图1，存储器装置包括通道元件C、栅电极层G及存储元件M。
[0053]实施例中，通道元件C具有U形状。通道元件C的侧通道表面可包括第一侧通道表面
CS1、第二侧通道表面CS2及第三侧通道表面CS3。第二侧通道表面CS2在第一侧通道表面CS1与第三侧通道表面CS3之间。一实施例中，通道元件C可具有呈U形配置的马蹄形图案或开环图案。第一侧通道表面CS1(马蹄图案或开环图案的外侧表面)与第三侧通道表面CS3(马蹄图案或开环图案的内侧表面)具有U形状。第二侧通道表面CS2(马蹄图案或开环图案的末端侧表面)可具有平直形状。介电柱110可在第三侧通道表面CS3上。
[0054]存储元件M可包括数层存储层。一实施例中，存储元件M包括第一存储层M1A、第二存储层M2、及第三存储层M3。第二存储层M2在第一存储层M1A的侧表面上。第三存储层M3在第二存储层M2的侧表面上。
[0055]存储元件M包括第一存储部分MA与第二存储部分MB。第一存储部分MA在第一侧通道表面CS1上。第一存储部分MA具有U形状。第二存储部分MB在通道元件C的第二侧通道表面CS2上。第二存储部分MB可在第一存储层M1A与通道元件C的共侧平面上。第二存储部分MB具有平直形状。第一存储部分MA与第二存储部分MB形成环形状，包围通道元件C的侧通道表面与介电柱110的侧表面。
[0056]第一存储部分MA的存储层数目可不同于第二存储部分MB的存储层数目。于此实施例中，第一存储部分MA的存储层数目大于第二存储部分MB的存储层数目。第一存储部分MA可包括第一存储层M1A、第二存储层M2A与第三存储层M3A。换句话说，第一存储部分MA具有3层存储层。第二存储部分MB可包括第二存储层M2B与第三存储层M3B。换句话说，第二存储部分MB具有2层存储层。第二存储部分MB可不包括第一存储层。第一存储部分MA的第一存储层M1A、第二存储层M2A与第三存储层M3B具有U形状。第一存储层M1A的侧表面M1S1可共平面通道元件C的第二侧通道表面CS2。第二存储部分MB的第二存储层M2B与第三存储层M3B具有平直形状。
[0057]第一存储部分MA可包括任意的电荷捕捉结构，例如一氧化物-氮化物-氧化物(ONO)结构或一氧化物-氮化物-氧化物-氮化物-氧化物(BE-SONOS)结构等。举例来说，电荷捕捉层可使用氮化物例如氮化硅，或是其他类似的高介电常数物质包括金属氧化物，例如三氧化二铝(Al2O3)、氧化锆(HfO2)等。第一存储层M1A包括隧穿层。第二存储层M2(包括第二存储层M2A与第二存储层M2B)包括电荷捕捉层。第三存储层M3(包括第三存储层M3A与第三存储层M3B)包括势垒层。一实施例中，隧穿层包括氧化物例如氧化硅。电荷捕捉层包括氮化物例如氮化硅。势垒层包括氧化物例如氧化硅、三氧化二铝等。
[0058]第一存储部分MA与通道元件C在第二存储部分MB与栅电极层G之间。第二存储部分MB在介电柱110与介电条112之间。介电柱110可包括氧化物例如氧化硅，但不限于此。
[0059]请参照图1与图2，存储器装置可包括数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，包括：一通道元件，具有U形状；一栅电极层，电性耦接该通道元件；及一存储元件，包围该通道元件的一侧通道表面。2.如权利要求1所述的存储器装置，其中该通道元件的该侧通道表面包括一第一侧通道表面、一第二侧通道表面及一第三侧通道表面，该第二侧通道表面在该第一侧通道表面与该第三侧通道表面之间，该第一侧通道表面与该第三侧通道表面具有U形状，其中该存储元件包括：一第一存储部分，在该第一侧通道表面上；及一第二存储部分，在该第二侧通道表面上。3.如权利要求2所述的存储器装置，其中该第一存储部分具有U形状，该第二存储部分具有平直形状。4.如权利要求2所述的存储器装置，其中该第一存储部分的存储层数目是不同于该第二存储部分的存储层数目。5.如权利要求2所述的存储器装置，其中该第一存储部分的存储层数目大于该第二存储部分的存储层数目。6.如权利要求1所述的存储器装置，其中该存储元件包括：一第一存储层；一第二存储层，在该第一存储层的一侧表面上；及一第三存储层，在该第二存储层的一侧表面上...

【专利技术属性】
技术研发人员：胡志玮，叶腾豪，江昱维，张国彬，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：