多芯片封装模块及方法技术

本发明专利技术提供一种多芯片封装模块，包括：两个以上的芯片，所述芯片为对背面经过研磨减薄的芯片；中介板，具有与所述两个以上的芯片的针脚对应的通孔，所述通孔内设置有导电金属；所述两个以上的芯片设置在所述中介板上；金属层，通过电镀、蒸镀或沉积设置在所述一个以上的芯片背面。本发明专利技术能够加快芯片的散热速度，降低芯片的工作温度，确保芯片的工作性能。确保芯片的工作性能。确保芯片的工作性能。

【技术实现步骤摘要】
多芯片封装模块及方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种多芯片封装模块及方法。

技术介绍

[0002]2.5D的封装技术是将不同尺寸及功能的芯片封装到同一个中介板的基板上。通常这类芯片的功耗较高，功耗密度比较大。散热器的界面材料通常采用导热硅脂或铟片(无法焊接，只是接触)，热阻均较大，在应用中必须使用更大体积的散热器，因此，需要更高的风速，更多的能耗。另外，由于芯片的结温更高，较难提升主频，特别是采用液冷散热时，由于液体易沾污无法采用导热硅脂，所以必须采用铟片，但由于铟片与硅不是同相介质，在液体中接触不好，由此带来的散热问题通常更棘手。

技术实现思路

[0003]本专利技术提供的多芯片封装模块及方法，能够减小散热器界面的热阻，提高散热效果。
[0004]第一方面，本专利技术提供一种多芯片封装模块，包括：
[0005]两个以上的芯片，所述芯片为对背面经过研磨减薄的芯片；
[0006]中介板，具有与所述两个以上的芯片的针脚对应的通孔，所述通孔内设置有导电金属；所述两个以上的芯片设置在所述中介板上；
[0007]金属层，通过电镀、蒸镀或沉积设置在所述一个以上的芯片背面。
[0008]可选地，所述金属层包括：
[0009]粘结层，设置在所述两个以上的芯片背面；
[0010]背金层，设置在所述粘结层背离所述芯片的表面上。
[0011]可选地，所述两个以上的芯片包括：
[0012]逻辑运算芯片；
[0013]至少一个缓存芯片，环绕所述逻辑运算芯片设置；
[0014]所述逻辑运算芯片和所述缓存芯片的背面设置在同一平面内。
[0015]可选地，所述两个以上的芯片还包括：
[0016]无功能芯片，设置在逻辑运算芯片和缓存芯片的区域，以使所述逻辑运算芯片、缓存芯片和所述无功能芯片排列为矩形；所述无功能芯片、逻辑运算芯片和缓存芯片的背面设置在同一平面内。
[0017]可选地，还包括：
[0018]基板，具有与所述中介板的对应的焊接底座，所述焊接底座用于与所述通孔中的金属焊接，以使所述基板与所述芯片电连接；
[0019]固定机构，设置在所述基板上，用于限制所述中介板或所述基板的形变。
[0020]第二方面，本专利技术提供一种多芯片封装方法，包括：
[0021]将两个以上的芯片针脚与中介板通孔中的金属进行焊接；以形成第一预封装结
构；
[0022]将所述第一预封装结构中的芯片背面进行研磨，以形成第二预封装结构；
[0023]在所述第二预封装结构的芯片背面沉积或电镀金属层，以形成多芯片封装结构。
[0024]可选地，还包括：
[0025]对所述第二预封装结构的中介板背离所述芯片的表面进行研磨，以使所述通孔中的金属暴露。
[0026]可选地，在所述通孔中的金属暴露之后，还包括：
[0027]将所述暴露的金属与基板上的焊盘106进行焊接，以使所述芯片与所述基板形成电连接。
[0028]可选地，将所述第一预封装结构中的芯片背面进行研磨之后还包括：
[0029]采用酸性腐蚀液对研磨后的表面进行腐蚀；
[0030]采用碱性的清洗液对腐蚀后的表面进行清洗，以使所述表面形成利于金属连接的硅处理面。
[0031]可选地，在所述第二预封装结构的芯片背面沉积或电镀金属层包括：
[0032]在所述芯片背面蒸镀一层粘结层；
[0033]在所述粘结层的背离所述芯片的表面蒸镀一层背金层。
[0034]可选地，所述两个以上的芯片包括两个以上的功能芯片组，每个所述功能芯片组包括至少两个芯片；
[0035]在所述第二预封装结构的芯片背面沉积或电镀金属层，以形成多芯片封装结构之后还包括：
[0036]对所述多芯片封装结构依据所述功能芯片组的分布进行切割，以形成多芯片封装模块。
[0037]在本专利技术提供的技术方案中，通过在多芯片的背面通过沉积或电镀的方式形成金属层，金属层与散热界面材料(例如铟片)能够进行接触或焊接时，能够形成较低的热阻，从而，快速的将芯片的热量传导至散热器，并通过散热器进行散热，增强散热的效果，保证芯片的性能。
附图说明
[0038]图1为本专利技术一实施例多芯片封装模块的结构示意图；
[0039]图2为本专利技术另一实施例多芯片封装模块中单个逻辑运算芯片和单个高速缓存芯片封装的示意图；
[0040]图3为本专利技术一实施例多芯片封装模块中单个逻辑运算芯片和四个高速缓存芯片封装的示意图；
[0041]图4为本专利技术另一实施例多芯片封装模块中安装基板和固定机构后的示意图；
[0042]图5为本专利技术另一实施例多芯片封装模块安装在PCB板上的系统图；
[0043]图6为本专利技术另一实施例多芯片封装方法将中介板和芯片安装在保护模具上的示意图。
具体实施方式
[0044]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0045]本专利技术实施例提供一种多芯片封装模块，如图1所示，包括：
[0046]两个以上的芯片，所述芯片为对背面经过研磨减薄的芯片；在一些可选的实施例中，如图2所示，两个以上的芯片可以包括一个逻辑运算芯片102和一个高速缓存芯片101，通常情况下，逻辑运算芯片102与高速缓存芯片101自身的高度不一致，在实施例中，可通过调整逻辑运算芯片102与高速缓存芯片101正面金属焊接层的焊球大小来确保在封装完成后逻辑运算芯片102和高速缓存芯片101的背面基本保持在同一平面上。在另外一些可选的实施例中，如图3所示，采用一片逻辑运算芯片102、四片高速缓存芯片101的设计方式，高速缓存芯片101围绕逻辑运算芯片102设置，例如，高速缓存芯片101可以呈对称状态排列在逻辑运算芯片102的两侧，这样一方面可以让芯片组合的面积与中介板107的面积占比更高，提高中介板107的有效利用率，另一方面可提高逻辑运算芯片102的设计质量，即在芯片的周围设计IO接口，更利于芯片间的走线及信号质量；作为一种进一步的优选实施例，当高速缓存芯片101不能围绕逻辑运算芯片102排列成矩形形状时，采用低成本的无功能芯片进行面积补充，防止翘曲。在采用无功能芯片进行面积补充时，通常会将无功能芯片的背面与逻辑运算芯片和缓存芯片的背面设置在同一平面上，以便于后续的金属层的设置。
[0047]中介板，具有与所述两个以上的芯片的针脚104对应的通孔105，所述通孔105内设置有导电金属；所述两个以上的芯片设置在所述中介板上；作为可选的实施方式，中介板107通常为硅、玻璃及其他高密度连接方式等，作为一种优选的实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片封装模块，其特征在于，包括：两个以上的芯片，所述芯片为对背面经过研磨减薄的芯片；中介板，具有与所述两个以上的芯片的针脚对应的通孔，所述通孔内设置有导电金属；所述两个以上的芯片设置在所述中介板上；金属层，通过电镀、蒸镀或沉积设置在所述两个以上的芯片背面。2.根据权利要求1所述多芯片封装模块，其特征在于，所述金属层包括：粘结层，设置在所述两个以上的芯片背面；背金层，设置在所述粘结层背离所述芯片的表面上。3.根据权利要求1所述多芯片封装模块，其特征在于，所述两个以上的芯片包括：逻辑运算芯片；至少一个缓存芯片，环绕所述逻辑运算芯片设置；所述逻辑运算芯片和所述缓存芯片的背面设置在同一平面内。4.根据权利要求3所述多芯片封装模块，其特征在于，所述两个以上的芯片还包括：无功能芯片，设置在逻辑运算芯片和缓存芯片的区域，以使所述逻辑运算芯片、缓存芯片和所述无功能芯片排列为矩形；所述无功能芯片、逻辑运算芯片和缓存芯片的背面设置在同一平面内。5.根据权利要求1所述多芯片封装模块，其特征在于，还包括：基板，具有与所述中介板的对应的焊接底座，所述焊接底座用于与所述通孔中的金属焊接，以使所述基板与所述芯片电连接；固定机构，设置在所述基板上，用于限制所述中介板或所述基板的形变。6.一种多芯片封装方法，其特征在于，包括：将两个以上的芯片针脚与中介板通孔中的金属进行焊接；以...

【专利技术属性】
技术研发人员：杜树安，钱晓峰，杨光林，王德敬，林少芳，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：