【技术实现步骤摘要】
一种基于FPGA的图像加速器
[0001]本技术涉及通信领域，特别是涉及一种基于FPGA的图像加速器。
技术介绍
[0002]随着信息技术的发展，对于图像获取与处理的方案越来越多，例如专用模拟器件、ASIC芯片、DSP芯片及ARM芯片都能应用于图像处理领域。其中，ASIC芯片是专用集成电路，比较适于解决实时图像处理，但其具有开发周期长、成本高、设计出厂后不能根据需求进行修改、灵活性差等缺点；ARM芯片、DSP芯片或是某种CPU，其串行的结构并不适用于某些实时性较强的实时图形处理算法。
技术实现思路
[0003]本技术主要解决的技术问题是提供一种基于FPGA的图像加速器，通过采用DSP+FPGA模式，将压缩算法中比较难处理的部分交给FPGA来处理，达到硬件加速的目的，具备高效性和灵活性，开发周期更短，易于维护和拓展，相比于DSP和ARM等与算法贴合度更高，在图像处理领域具有很大的优势，在基于FPGA的图像加速器的普及上有着广泛的市场前景。
[0004]为解决上述技术问题，本技术提供一种基于FPGA的图像加速器，包括：CPU模块、存储器、长整加速器、仲裁器，所述CPU模块通信连接所述存储器，所述CPU模块读写所述存储器，所述存储器通信连接所述长整加速器，所述长整加速器对所述存储器内的数据进行长整运算并写进所述存储器，所述仲裁器通信连接所述长整加速器，所述长整加速器发出中断信号通知所述仲裁器将访问权限交给唯一的访问者。
[0005]在本技术一个较佳实施例中，所述CPU模块采用DSP芯片。>[0006]本技术的有益效果是：本技术基于FPGA的图像加速器通过采用DSP+FPGA模式，将压缩算法中比较难处理的部分交给FPGA来处理，达到硬件加速的目的，具备高效性和灵活性，开发周期更短，易于维护和拓展，相比于DSP和ARM等与算法贴合度更高，在图像处理领域具有很大的优势，在基于FPGA的图像加速器的普及上有着广泛的市场前景。
附图说明
[0007]为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
[0008]图1是本技术的基于FPGA的图像加速器一较佳实施例的结构示意图。
具体实施方式
[0009]下面将对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的
实施例仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
[0010]请参阅图1，本技术实施例包括：
[0011]一种基于FPGA的图像加速器，包括：CPU模块、存储器、长整加速器、仲裁器，所述CPU模块通信连接所述存储器，所述CPU模块读写所述存储器，所述存储器通信连接所述长整加速器，所述长整加速器对所述存储器内的数据进行长整运算并写进所述存储器，所述仲裁器通信连接所述长整加速器，所述长整加速器发出中断信号通知所述仲裁器将访问权限交给唯一的访问者。
[0012]优选地，所述CPU模块采用DSP芯片。
[0013]本使用新型采用DSP+FPGA模式。FPGA芯片可根据需求，通过设计完成不同功能的硬件电路，在设计中可采用流水和并行处理的方式，使其在数据处理上具有高效性，并且其开发周期比ASIC短，易于维护和拓展，在图像处理领域具有很大的优势。
[0014]本技术的保护范围是硬件结构，虽然该硬件结果是用于处理图像等压缩算法，但是该压缩算法并不是本技术的保护范围，因此该压缩算法在此不予赘述。
[0015]本技术基于FPGA的图像加速器的有益效果是：
[0016]通过采用DSP+FPGA模式，将压缩算法中比较难处理的部分交给FPGA来处理，达到硬件加速的目的，具备高效性和灵活性，开发周期更短，易于维护和拓展，相比于DSP和ARM等与算法贴合度更高，在图像处理领域具有很大的优势。
[0017]以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的
，均同理包括在本技术的专利保护范围内。
本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于FPGA的图像加速器，其特征在于，包括：CPU模块、存储器、长整加速器、仲裁器，所述CPU模块通信连接所述存储器，所述CPU模块读写所述存储器，所述存储器通信连接所述长整加速器，所述长整加速器对所述存储器内的数据进行长...
【专利技术属性】
技术研发人员：王圣，
申请(专利权)人：江苏中科芯核电子科技有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。