一种双BIOS切换系统技术方案

本发明专利技术公开了一种双BIOS切换系统，包括CPU、BMC、第一数据选择器、第二数据选择器、主BIOS及备BIOS；BMC及CPU分别与第一数据选择器的输入端连接，第一数据选择器的输出端与第二数据选择器的输入端连接，第二数据选择器的输出端分别与主BIOS及备BIOS连接，第一数据选择器从CPU或者BMC发送的信号中获取片选信号给第二数据选择器，第二数据选择器将片选信号输出给主BIOS或者备BIOS，以切换至主BIOS或者备BIOS。可见，本申请在当前使用的BIOS发生故障时，能够实现BIOS的切换，基于切换至的未发生故障的BIOS实现相应操作，有效提高BIOS系统工作的稳定性及整机的安全性。作的稳定性及整机的安全性。作的稳定性及整机的安全性。

【技术实现步骤摘要】
一种双BIOS切换系统


[0001]本专利技术涉及BIOS
，更具体地说，涉及一种双BIOS切换系统。

技术介绍

[0002]在计算机系统中，BIOS是英文"Basic Input Output System"的缩写，翻译成中文名字就是"基本输入输出系统"；它是一组固化到计算机内主板上一个ROM芯片上的程序，用来保存计算机系统的基本输入输出的程序、系统设置信息、开机后自检程序和系统自启动程序等，它可以从CMOS中读写系统设置的具体信息；它担负着初始化硬件，检测硬件的功能，以及引导操作系统的责任，此外，BIOS还向作业系统提供一些系统参数。一旦BIOS由于升级或者病毒入侵损坏，计算机将不能正常工作，甚至不能启动。可以说BIOS在计算机系统中起着重要作用，BIOS系统工作的稳定性，安全性直接关系到整机的安全。

技术实现思路

[0003]本专利技术的目的是提供一种双BIOS切换方法系统，在当前使用的BIOS发生故障时，能够实现BIOS的切换，进而基于切换至的未发生故障的BIOS实现相应操作，有效提高BIOS系统工作的稳定性及整机的安全性。
[0004]为了实现上述目的，本专利技术提供如下技术方案：
[0005]一种双BIOS切换系统，包括CPU、BMC、第一数据选择器、第二数据选择器、主BIOS及备BIOS；其中，所述BMC及所述CPU分别与所述第一数据选择器的输入端连接，所述第一数据选择器的输出端与所述第二数据选择器的输入端连接，所述第二数据选择器的输出端分别与所述主BIOS及所述备BIOS连接，所述第一数据选择器从所述CPU或者所述BMC发送的信号中获取片选信号给所述第二数据选择器，所述第二数据选择器将所述片选信号输出给所述主BIOS或者所述备BIOS，以切换至接收所述片选信号的主BIOS或者备BIOS。
[0006]优选的，还包括第三数据选择器，所述第三数据选择器的输入端与所述BMC连接，输出端与所述第一数据选择器连接，能够基于所述BMC发出的信号，控制所述第一数据选择器选择获取所述CPU或者所述BMC中的片选信号。
[0007]优选的，还包括第四数据选择器，所述第四数据选择器的输入端分别与所述CPU及所述BMC连接，输出端与所述第二数据选择器连接，能够基于所述CPU或者所述BMC发出的信号，控制所述第二数据选择器选择将所述片选信号输出给所述主BIOS或者所述备BIOS。
[0008]优选的，还包括异常检测器，所述异常检测器分别与所述BMC、所述第三数据选择器及所述第四数据选择器连接，能够在检测到所述BMC工作异常时，指示所述第三数据选择器及所述第四数据选择器无效接收到的所述BMC发送的信号。
[0009]优选的，还包括工作检测器，所述工作检测器分别与所述BMC及所述第三数据选择器的输入端连接，能够在检测到所述BMC未开启时，向所述第三数据选择器输出控制所述第一数据选择器从所述CPU发送的信号中获取片选信号的信号。
[0010]优选的，所述第三数据选择器、所述第四数据选择器、所述异常检测器及所述工作
检测器均设置于CPLD中。
[0011]优选的，所述第一数据选择器的输出端还分别与所述主BIOS及所述备BIOS分别连接，能够实现所述CPU或者所述BMC与BIOS之间的数据交互；其中，所述BIOS包括所述主BIOS及所述备BIOS。
[0012]优选的，所述BMC还包括加密模块，所述加密模块能够通过所述第一数据选择器对所述BIOS进行相应的加密操作，所述加密操作包括利用公钥对实现所述BIOS的BIOS文件进行加密。
[0013]优选的，所述BMC还包括备份模块，所述备份模块能够通过所述第一数据选择器获取所述BIOS文件，并对所述BIOS文件进行存储。
[0014]优选的，所述CPU还包括校验模块，所述校验模块能够基于所述公钥对应私钥对用户进行身份校验，如果身份校验通过则允许所述用户使用所述BIOS或者基于所述BMC存储的文件恢复所述BIOS文件。
[0015]本专利技术实施例提供了一种双BIOS切换系统，包括CPU、BMC、第一数据选择器、第二数据选择器、主BIOS及备BIOS；其中，所述BMC及所述CPU分别与所述第一数据选择器的输入端连接，所述第一数据选择器的输出端与所述第二数据选择器的输入端连接，所述第二数据选择器的输出端分别与所述主BIOS及所述备BIOS连接，所述第一数据选择器从所述CPU或者所述BMC发送的信号中获取片选信号给所述第二数据选择器，所述第二数据选择器将所述片选信号输出给所述主BIOS或者所述备BIOS，以切换至接收所述片选信号的主BIOS或者备BIOS。本申请公开的技术方案中，第一数据选择器从CPU或者BMC输入的信号中选择其中一个信号中的片选信号输出给第二数据选择器，由第二数据选择器将片选信号输出给未发生故障的BIOS，从而使得CPU能够基于未发生故障的BIOS实现相应的BIOS使用等操作，而BMC则能够基于未发生故障的BIOS实现相应的BIOS控制等操作；可见，本申请在当前使用的BIOS发生故障时，能够实现BIOS的切换，进而基于切换至的未发生故障的BIOS实现相应操作，有效提高BIOS系统工作的稳定性及整机的安全性。
附图说明
[0016]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0017]图1为本专利技术实施例提供的一种双BIOS切换系统的第一种架构示意图；
[0018]图2为本专利技术实施例提供的一种双BIOS切换系统的第二种架构示意图。
具体实施方式
[0019]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0020]请参阅图1，其示出了本专利技术实施例提供的一种双BIOS切换系统的架构示意图，可
以包括CPU、BMC(Baseboard Management Controller，基板管理控制器)、第一数据选择器、第二数据选择器、主BIOS及备BIOS；其中，BMC及CPU分别与第一数据选择器的输入端连接，第一数据选择器的输出端与第二数据选择器的输入端连接，第二数据选择器的输出端分别与主BIOS及备BIOS连接，第一数据选择器从CPU或者BMC发送的信号中获取片选信号给第二数据选择器，第二数据选择器将片选信号输出给主BIOS或者备BIOS，以切换至接收片选信号的主BIOS或者备BIOS。
[0021]本申请实施例提供的一种BIOS切换系统可以针对安培平台实现，当然也可以运用在其他ARM平台上，均在本专利技术的保护范围之内；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双BIOS切换系统，其特征在于，包括CPU、BMC、第一数据选择器、第二数据选择器、主BIOS及备BIOS；其中，所述BMC及所述CPU分别与所述第一数据选择器的输入端连接，所述第一数据选择器的输出端与所述第二数据选择器的输入端连接，所述第二数据选择器的输出端分别与所述主BIOS及所述备BIOS连接，所述第一数据选择器从所述CPU或者所述BMC发送的信号中获取片选信号给所述第二数据选择器，所述第二数据选择器将所述片选信号输出给所述主BIOS或者所述备BIOS，以切换至接收所述片选信号的主BIOS或者备BIOS。2.根据权利要求1所述的系统，其特征在于，还包括第三数据选择器，所述第三数据选择器的输入端与所述BMC连接，输出端与所述第一数据选择器连接，能够基于所述BMC发出的信号，控制所述第一数据选择器选择获取所述CPU或者所述BMC中的片选信号。3.根据权利要求2所述的系统，其特征在于，还包括第四数据选择器，所述第四数据选择器的输入端分别与所述CPU及所述BMC连接，输出端与所述第二数据选择器连接，能够基于所述CPU或者所述BMC发出的信号，控制所述第二数据选择器选择将所述片选信号输出给所述主BIOS或者所述备BIOS。4.根据权利要求3所述的系统，其特征在于，还包括异常检测器，所述异常检测器分别与所述BMC、所述第三数据选择器及所述第四数据选择器连接，能够在检测到所述BMC工作异常时，指示所述第三数据选择器及所述第四数...

【专利技术属性】
技术研发人员：胡腾飞，
申请(专利权)人：浪潮电子信息产业股份有限公司，
类型：发明
国别省市：