射频识别解码电路和射频识别设备制造技术

本实用新型专利技术公开了一种射频识别解码电路和射频识别设备，一种射频识别解码电路，包括：同步模块、时钟产生模块和解码控制模块；同步模块用于将射频识别电路解调出的数据信号同步到射频识别电路的时钟域上，并将同步后的数据信号发送给时钟产生模块和解码控制模块；时钟产生模块用于基于射频识别电路的时钟信号进行分频，得到分频后的时钟信号，其中，同步后的数据信号作为分频器的异步置位信号，分频后的时钟信号与同步后的数据信号之间具有预设时间间隔；解码控制模块用于根据分频后的时钟信号对同步后的数据信号进行解码。本实用新型专利技术实施例公开的射频识别解码电路和射频识别设备，能够在较大的Pause宽度范围内实现正确解码。码。码。

【技术实现步骤摘要】
射频识别解码电路和射频识别设备


[0001]本技术实施例涉及射频识别技术，尤其涉及一种射频识别解码电路和射频识别设备。

技术介绍

[0002]射频识别(Radio Frequency Identification，RFID)是自动识别技术的一种，通过无线射频方式进行非接触双向数据通信，利用无线射频方式对记录媒体进行读写，从而达到识别目标和数据交换的目的。国际标准化组织(International Organization for Standardization，ISO)15693是一种RFID标准，该标准定义了工作在13.56Mhz下智能标签和读写器的空气接口及数据通信规范。符合ISO 15693标准的标签最远识读距离达到2米。
[0003]ISO 15693标准中规定，邻近耦合设备(Vicinity Coupling Device，VCD)到邻近卡(Vicinty Card，VICC)方向的通信采用脉冲位置调制(Pulse Position Modulation，PPM)编码，即用Pause位置表示数据信息。VICC在接收时，首先由模拟电路从13.56Mhz载波中恢复出基带信号和13.56Mhz时钟，再由数字电路对基带信号进行解码得到数据信息。
[0004]VCD发出的Pause宽度区间为[6us,9.44us]，而实际工程应用时，操作距离的远近、模拟前端解调电路的处理都会使VICC解码电路接收到的基带信号中的Pause宽度一定程度地超过此区间，从而对VICC的解码产生影响。

技术实现思路
/>[0005]本技术提供一种射频识别解码电路和射频识别设备，能够在较宽的Pause宽度内实现正确解码，而无需使用误差先验信息。
[0006]第一方面，本技术实施例提供一种射频识别解码电路，包括：同步模块、时钟产生模块和解码控制模块；
[0007]同步模块用于将射频识别电路解调出的数据信号同步到射频识别电路的时钟域上，并将同步后的数据信号发送给时钟产生模块和解码控制模块；
[0008]时钟产生模块用于基于射频识别电路的时钟信号进行分频，得到分频后的时钟信号，其中，同步后的数据信号作为分频器的异步置位信号，分频后的时钟信号与同步后的数据信号之间具有预设时间间隔；
[0009]解码控制模块用于根据分频后的时钟信号对同步后的数据信号进行解码。
[0010]在第一方面一种可能的实现方式中，同步模块具体用于基于射频识别电路的时钟信号的下降沿同步得到同步后的数据信号。
[0011]在第一方面一种可能的实现方式中，时钟产生模块具体用于基于射频识别电路的时钟信号的上升沿分频，得到分频后的时钟信号，其中，在同步后的数据信号为低电平期间，将分频后的时钟信号置为低电平，在每个同步后的数据信号上升沿之后推迟预设时间间隔产生第一个分频后的时钟信号上升沿。
[0012]在第一方面一种可能的实现方式中，时钟产生模块具体用于基于射频识别电路的
时钟信号的上升沿进行128分频，得到128分频后的时钟信号。
[0013]在第一方面一种可能的实现方式中，解码控制模块具体用于在检测到同步后的数据信号下降沿后，开始计数器的工作，在同步后的数据信号的第二个上升沿处，采样计数器的值确定同步后的数据信号的编码模式；在同步后的数据信号的之后每个上升沿处采样计数器的值并进行解码，直到同步后的数据信号的上升沿处计数器的采样值为预设采样结束值。
[0014]第二方面，本技术实施例提供一种射频识别设备，包括：射频识别电路和射频识别解码电路；
[0015]射频识别电路用于接收射频信号，并对射频信号进行解调处理；
[0016]射频识别电路包括：同步模块、时钟产生模块和解码控制模块；
[0017]同步模块用于将射频识别电路解调出的数据信号同步到射频识别电路的时钟域上，并将同步后的数据信号发送给时钟产生模块和解码控制模块；
[0018]时钟产生模块用于基于射频识别电路的时钟信号进行分频，得到分频后的时钟信号，其中，同步后的数据信号作为分频器的异步置位信号，分频后的时钟信号与同步后的数据信号之间具有预设时间间隔；
[0019]解码控制模块用于根据分频后的时钟信号对同步后的数据信号进行解码。
[0020]在第二方面一种可能的实现方式中，同步模块具体用于基于射频识别电路的时钟信号的下降沿同步得到同步后的数据信号。
[0021]在第二方面一种可能的实现方式中，时钟产生模块具体用于基于射频识别电路的时钟信号的上升沿分频，得到分频后的时钟信号，其中，在同步后的数据信号为低电平期间，将分频后的时钟信号置为低电平，在每个同步后的数据信号上升沿之后推迟预设时间间隔产生第一个分频后的时钟信号上升沿。
[0022]在第二方面一种可能的实现方式中，时钟产生模块具体用于基于射频识别电路的时钟信号的上升沿进行128分频，得到128分频后的时钟信号。
[0023]在第二方面一种可能的实现方式中，解码控制模块具体用于在检测到同步后的数据信号下降沿后，开始计数器的工作，在同步后的数据信号的第二个上升沿处，采样计数器的值确定同步后的数据信号的编码模式；在同步后的数据信号的之后每个上升沿处采样计数器的值并进行解码，直到同步后的数据信号的上升沿处计数器的采样值为预设采样结束值。
[0024]本技术实施例提供的射频识别解码电路和射频识别设备，包括同步模块、时钟产生模块和解码控制模块，其中同步模块用于将射频识别电路解调出的数据信号同步到射频识别电路的时钟域上，时钟产生模块用于基于射频识别电路的时钟信号进行分频，得到分频后的时钟信号，解码控制模块根据分频后的时钟信号对同步后的数据信号进行解码，由于对时钟信号进行了分频，使得解码控制模块工作在较慢的时钟域，有利于电路的功耗和面积优化，且能够在较大的Pause宽度范围内实现正确解码，而无需使用误差先验信息。
附图说明
[0025]图1为本技术实施例提供的射频识别解码电路的结构示意图；
[0026]图2为本技术实施例提供的射频识别解码电路的信号同步和分频波形示意图；
[0027]图3和图4为本技术实施例提供的射频识别解码电路的信号解码波形示意图；
[0028]图5为本技术实施例提供的射频识别电路解码方法的流程图。
具体实施方式
[0029]下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本技术，而非对本技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本技术相关的部分而非全部结构。
[0030]图1为本技术实施例提供的射频识别解码电路的结构示意图，如图1所示，本实施例提供的射频识别解码电路包括：同步模块11、时钟产生模块12和解码控制模块13。
[0031]ISO 15693协议中规定的VCD到VICC方向的通信采用PPM编码，即用Pause位置表示数据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频识别解码电路，其特征在于，包括：同步模块、时钟产生模块和解码控制模块；所述同步模块用于将射频识别电路解调出的数据信号同步到所述射频识别电路的时钟域上，并将同步后的数据信号发送给所述时钟产生模块和所述解码控制模块；所述时钟产生模块用于基于所述射频识别电路的时钟信号进行分频，得到分频后的时钟信号，其中，所述同步后的数据信号作为分频器的异步置位信号，所述分频后的时钟信号与所述同步后的数据信号之间具有预设时间间隔；所述解码控制模块用于根据所述分频后的时钟信号对所述同步后的数据信号进行解码。2.根据权利要求1所述的电路，其特征在于，所述同步模块具体用于基于所述射频识别电路的时钟信号的下降沿同步得到所述同步后的数据信号。3.根据权利要求1所述的电路，其特征在于，所述时钟产生模块具体用于基于所述射频识别电路的时钟信号的上升沿分频，得到所述分频后的时钟信号，其中，在所述同步后的数据信号为低电平期间，将所述分频后的时钟信号置为低电平，在每个所述同步后的数据信号上升沿之后推迟所述预设时间间隔产生第一个所述分频后的时钟信号上升沿。4.根据权利要求3所述的电路，其特征在于，所述时钟产生模块具体用于基于所述射频识别电路的时钟信号的上升沿进行128分频，得到128分频后的时钟信号。5.根据权利要求1～4任一项所述的电路，其特征在于，所述解码控制模块具体用于在检测到所述同步后的数据信号下降沿后，开始计数器的工作，在所述同步后的数据信号的第二个上升沿处，采样所述计数器的值确定所述同步后的数据信号的编码模式；在所述同步后的数据信号的之后每个上升沿处采样所述计数器的值并进行解码，直到所述同步后的数据信号的上升沿处所述计数器的采样值为预设采样结束值。6.一种射频识别设备，其特征在于，包括：射频识别电路和射频识别解码电路；...

【专利技术属性】
技术研发人员：王宇，岑玮，刘春艳，刘小燕，黄鑫，赵小波，
申请(专利权)人：上海天臣射频技术有限公司，
类型：新型
国别省市：