数据访问方法及数据访问桥技术

本申请涉及一种数据访问方法及数据访问桥，该方法包括：通过APB总线获取CPU访问对应的目标IP模块的访问请求；根据访问请求确定访问类型，其中，访问类型包括写操作和读操作；若访问类型为写操作，则通过APB总线向CPU返回第一释放总线信号，使目标IP模块释放APB总线，以允许CPU在获取到第一释放总线信号后通过APB总线访问其他IP模块。通过本申请在写操作时能够在不提高IP模块的频率的基础上使IP模块提前释放APB总线，提高APB了总线利用率，减小了系统整体功耗，同时很好地解决了写操作时由于IP模块长时间占用APB总线带来的闪屏问题。IP模块长时间占用APB总线带来的闪屏问题。IP模块长时间占用APB总线带来的闪屏问题。

【技术实现步骤摘要】
数据访问方法及数据访问桥


[0001]本申请涉及集成电路
，尤其涉及一种数据访问方法及数据访问桥。

技术介绍

[0002]目前市场上主要有两种解决APB总线与低速IP同步的方法。其一，是当CPU(计算机中的处理器)需要对低速IP进行写操作时，CPU会发出写信号、写地址和写数据，然后让低速IP clock(指的是模块内部时钟)打两拍进行同步，等低速IP真正的写操作完成后再返回一个PREADY信号，表示本次写操作已完成。由于IP Clock一般至少是APB clock的几百上千分之一的频率，这就使得APB总线只能被该IP占用，直至该低速IP返回PREADY(用于表示APB总线访问IP模块是否完成)信号，其他IP才能使用APB总线。这种做法有两个缺点：第一，APB使用效率明显降低了；第二，当有些低速IP的写操作会影响显示器的显示时，比如Watchdog(定时器)和RTC(万年历)模块，他们要是使用该方法，就会使得显示器一直处于闪屏状态，直到本次写操作完成，给用户带来不好的体验感。
[0003]由于某些低速IP会影响显示器，那有些使用者就直接将低速IP clock连接到APB clock上，这样一来低速IP就不在低速了，其频率被提高到APB频率上了，这样确实能够解决显示器闪屏的问题，但是由于低速IP clock被提高了成百上千倍，此法提高了性能的同时也增加了功耗，对于嵌入式芯片来说功耗也是非常关键的一点。

技术实现思路

[0004]为了解决上述APB总线利用率低以及闪屏和高功耗问题，本申请实施例提供了一种数据访问方法及数据访问桥。
[0005]第一方面，本申请实施例提供了一种数据访问方法，该方法包括：
[0006]通过APB总线获取CPU访问对应的目标IP模块的访问请求；
[0007]根据访问请求确定访问类型，其中，访问类型包括写操作和读操作；
[0008]若访问类型为写操作，则通过APB总线向CPU返回第一释放总线信号，使目标IP模块释放APB总线，以允许CPU在获取到第一释放总线信号后通过APB总线访问其他IP模块。
[0009]可选地，该方法还包括：
[0010]在写操作未完成前，生成禁止访问信号；
[0011]将禁止访问信号返回至CPU，使禁止CPU再次访问目标IP模块。
[0012]可选地，在写操作未完成前，生成禁止访问信号，包括：
[0013]接收目标IP模块在写操作未完成前返回的第一IP_PREADY信号；
[0014]根据第一IP_PREADY信号生成禁止访问信号。
[0015]可选地，该方法还包括：
[0016]若访问类型为写操作，则将访问请求中的写数据写入目标IP模块中。
[0017]可选地，若访问类型为写操作，则将访问请求中的写数据写入目标IP模块中，包括：
[0018]若访问类型为写操作，则缓存访问请求中的写数据；
[0019]将写数据同步到目标IP模块的时钟域；
[0020]将同步后的写数据写入目标IP模块中。
[0021]可选地，在若访问类型为写操作，则通过APB总线向CPU返回第一释放总线信号，使目标IP模块释放APB总线之后，方法还包括：
[0022]在写操作完成后生成写完成信号；
[0023]将写完成信号通过APB总线返回至CPU，以允许CPU再次访问目标IP模块。
[0024]可选地，在写操作完成后生成写完成信号，包括：
[0025]接收目标IP模块在写操作完成后返回的第二IP_PREADY信号；
[0026]根据第二IP_PREADY信号生成写完成信号。
[0027]可选地，该方法还包括：
[0028]若访问类型为读操作，则根据访问请求从目标IP模块中读取目标读数据；
[0029]将目标读数据返回至APB总线，使CPU通过APB总线读取目标读数据；
[0030]若完成将目标读数据返回至APB总线，则通过APB总线向CPU返回第二释放总线信号，使目标IP模块释放APB总线，以允许CPU在获取到第二释放总线信号后通过APB总线访问任意IP模块。
[0031]可选地，将目标读数据返回至APB总线，使CPU通过APB总线读取目标读数据，包括：
[0032]将目标读数据同步到APB总线对应的时钟域；
[0033]将同步后的目标读数据返回至APB总线对应的APB缓存区，使CPU通过APB总线读取目标读数据。
[0034]第二方面，本申请实施例提供了一种数据访问桥，该数据访问桥依次通过APB接口、APB总线与CPU进行数据传输，数据访问桥还通过IP接口与对应的目标IP模块进行数据传输；数据访问桥包括：访问请求处理模块和第一信号生成模块；
[0035]访问请求处理模块通过APB总线获取CPU访问对应的目标IP模块的访问请求，根据访问请求确定访问类型，其中，访问类型包括写操作和读操作；
[0036]若访问类型为写操作，则访问请求处理模块控制第一信号生成模块生成第一释放总线信号；
[0037]第一信号生成模块通过APB总线向CPU返回第一释放总线信号，使目标IP模块释放APB总线，以允许CPU在获取到释放总线信号后通过APB总线访问其他IP模块。
[0038]可选地，该数据访问桥还包括：第二信号生成模块；
[0039]第二信号生成模块用于，在写操作未完成前，生成禁止访问信号，将禁止访问信号返回至CPU，使禁止CPU再次访问目标IP模块。
[0040]可选地，该数据访问桥还包括：写控制模块；
[0041]若访问类型为写操作，则写控制模块将访问请求中的写数据写入目标IP模块中。
[0042]可选地，第二信号生成模块还用于，在写操作完成后生成写完成信号，将写完成信号通过APB总线返回至CPU，以允许CPU再次访问目标IP模块。
[0043]可选地，写控制模块包括：缓存模块、第一同步模块和访问请求处理模块；
[0044]若访问类型为写操作，则缓存模块用于缓存访问请求中的写数据和写地址；
[0045]第一同步模块用于将访问请求处理模块接收到的访问请求中的控制信号同步到
目标IP模块的时钟域，使在同步到目标IP模块的时钟域后，目标IP模块根据写地址读取写数据以将写数据写入目标IP模块中。
[0046]可选地，该数据访问桥还包括：第二同步模块；
[0047]第二同步模块用于，接收目标IP模块在写操作未完成前返回的第一IP_PREADY信号，并将第一IP_PREADY信号同步到数据访问桥或APB总线对应的时钟域；
[0048]第二信号生成模块具体用于，根据同步后的第一IP_PREADY信号生成禁止访问信号。
[0049]可选地，第二同步模块还用于，接收目标IP模块在写操作完成后返回的第二IP_PREADY信号，并将第二IP_PREADY信号同步到数据访问桥或APB本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据访问方法，其特征在于，所述方法包括：通过APB总线获取CPU访问对应的目标IP模块的访问请求；根据所述访问请求确定访问类型，其中，所述访问类型包括写操作和读操作；若所述访问类型为写操作，则通过所述APB总线向所述CPU返回第一释放总线信号，使所述目标IP模块释放所述APB总线，以允许所述CPU在获取到所述第一释放总线信号后通过所述APB总线访问其他IP模块。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述写操作未完成前，生成禁止访问信号；将所述禁止访问信号返回至所述CPU，使禁止所述CPU再次访问所述目标IP模块。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：若所述访问类型为写操作，则将所述访问请求中的写数据写入所述目标IP模块中。4.根据权利要求3所述的方法，其特征在于，所述若所述访问类型为写操作，则将所述访问请求中的写数据写入所述目标IP模块中，包括：若所述访问类型为写操作，则缓存所述访问请求中的写数据；将所述写数据同步到所述目标IP模块的时钟域；将同步后的写数据写入所述目标IP模块中。5.根据权利要求1所述的方法，其特征在于，在若所述访问类型为写操作，则通过所述APB总线向所述CPU返回第一释放总线信号，使所述目标IP模块释放所述APB总线之后，所述方法还包括：在所述写操作完成后生成写完成信号；将所述写完成信号通过所述APB总线返回至所述CPU，以允许所述CPU再次访问所述目标IP模块。6.根据权利要求1所述的方法，其特征在于，所述方法还包括：若所述访问类型为读操作，则根据所述访问请求从所述目标IP模块中读取目标读数据；将所述目标读数据返回至所述APB总线，使所述CPU通过所述APB总线读取所述目标读数据；若完成将所述目标读数据返回至所述APB总线，则通过所述APB总线向所述CPU返回第二释放总线信号，使所述目标IP模块释放所述APB总线，以允许所述CPU在获取到所述...

【专利技术属性】
技术研发人员：谭卢海，陈定昌，温浪明，陈恒，易冬柏，马颖江，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：