核斜坡检测电路制造技术

本文所述的各种实施方式涉及具有输出焊盘的设备，该输出焊盘提供来自输入输出(IO)电源的IO电压。该设备可以包括核斜坡检测电路，其检测来自核电源的核电压的第一斜坡并且提供核斜坡感测信号。该设备可以包括输出逻辑电路，其在接收到核斜坡感测信号之后将输出焊盘耦合到地，以便减少IO电源的泄漏。以便减少IO电源的泄漏。以便减少IO电源的泄漏。

【技术实现步骤摘要】
核斜坡检测电路


[0001]本公开的实施例涉及一种核斜坡检测电路。

技术介绍

[0002]本部分旨在提供与理解本文所述的各种技术相关的信息。正如本部分的标题所暗示的，这是对相关技术的讨论，而绝不暗示它是现有技术。通常，相关技术可以被认为是现有技术或者可以不被认为是现有技术。因此，应当理解，本部分中的任何陈述应按照这种方式解读，而不是对现有技术的任何承认。
[0003]一些常规的电路设计试图以低功率工作。为了实现低功率方案，输入/输出(IO)电路可以适合于支持多个电源域(power domain)。然而，使用多个电源域通常会引起对这些多个域进行电源排序，其中电源排序是指一种策略，通过该策略确定多个电源的斜升或斜降的顺序或序列。此外，不正确的电源排序可能会引起IO电路不必要的泄漏和/或引起输出处的不确定状态。因此，存在减少泄漏以便改善电路性能和效率的需求。

技术实现思路

[0004]本公开的第一方面，提供了一种设备，可以包括：输出焊盘，提供来自输入输出IO电源的IO电压；核斜坡检测电路，检测来自核电源的核电压的第一斜坡并提供核斜坡感测信号；以及输出逻辑电路，在接收到所述核斜坡感测信号之后将所述输出焊盘耦合到地，以便减少所述IO电源的泄漏。
[0005]本公开的第二方面，提供了一种系统，包括：第一芯片，具有感测电路和带有第一输出焊盘的第一输入/输出IO单元，所述第一输出焊盘提供来自IO电源的输入输出电压和来自核电源的核电压中的至少一个；以及第二芯片，具有带有第二输出焊盘的第二IO单元，所述第二输出焊盘从所述第一输出焊盘接收所述IO电压和所述核电压中的至少一个，其中，所述感测电路检测所述核电压的第一斜坡并将所述第一输出焊盘耦合到地，直到核电源开始第一次斜升，以减少所述IO电压和所述核电压中的至少一个到所述第二输出焊盘的泄漏。
[0006]本公开的第三方面，提供了一种方法，包括：经由输出焊盘提供输入输出IO电压；检测核电压的第一斜坡；在检测所述核电压的所述第一斜坡期间生成斜坡感测信号；以及在接收到所述斜坡感测信号之后，将所述输出焊盘耦合到地，以便减少IO电压和所述核电压中的至少一个的泄漏。
附图说明
[0007]本文参考附图描述了各种技术的实施方式。然而，应当理解，附图仅示出了本文所描述的各种实施方式，并不意味着限制本文所描述的各种技术的实施例。
[0008]图1A示出了根据本文所述的各种实施方式的多个芯片、核电路(core circuitrv)和输入输出(IO)电路的图。
[0009]图1B示出了根据本文所述的各种实施方式的电源排序的波形图。
[0010]图2A至图2D示出了根据本文所述的各种实施方式的与核斜坡检测(core ramp detection)相关的电路的图。
[0011]图3示出了根据本文所述的各种实施方式的核检测电路的图。
[0012]图4A至图4B示出了根据本文所述的各种实施方式的核斜坡检测电路的图。
[0013]图5A至图5B示出了根据本文所述的各种实施方式的保持逻辑电路的图。
具体实施方式
[0014]本文所述的各种实施方式涉及核斜坡检测电路，其包括用于参考针对各种低功率应用的输入/输出(IO)电路来改善泄漏效率的方案和技术。本文所述的各种方案和技术可以提供一种创新的方法，以有效地减少或最小化由于低功率专用片上系统(SoC)中不同电源域的独立电源排序(即，多个电源的斜升或斜降的顺序)而引起的泄漏电流。例如，本文所述的各种方案和技术可以提供给一种集成电路(IC)，以避免在多个电源域的加电或掉电期间的错误或不确定的逻辑状态，并且还通过在电源排序操作期间在输出处定义稳定状态来避免来自电源的不必要的泄漏电流。
[0015]本文所述的各种实施方式通过使用PVSense单元作为电源管理解决方案的一部分来支持电源排序。PVSense单元基于核电路的各种参数来检测核电源和IO电源两者的可用性和任一项的三态，或将PBID-TX的输出保持为某个预定义值。例如，当在第一电压域中操作的第一IO单元驱动在第二电压域中操作的第二IO单元时，则第一IO单元的输出在第一电压域的电源关闭期间保持预定义的值(0或1)。该技术可以确保第二IO单元具有稳定的电源，该稳定的电源不会由于其输入的不确定状态而泄漏，并且第二IO单元的输出可以具有确定状态，而不是不确定状态。当在第一输入输出(IO)单元处有一些先前的数据要保持时，该保持处理可能会很好地工作，但是，如果没有有效的先前数据可用(例如，在核电压的第一次斜升期间)，则保持可能无法保持有效。当核电路第一次斜升时，然后第一IO单元的输出可能不确定，并且在这种情况下，保持操作可能引起第一IO单元的输出处的不确定状态。因此，本文所述的各种方案和技术试图通过检测第一核斜坡操作来解决与第一斜坡相关联的问题。当检测到核的第一次斜坡时，本文所述的各种方案和技术启用设置在第一IO单元中的弱下拉逻辑电路(直到核电源开始第一次斜升)。因此，通过启用弱下拉逻辑，输出处的状态可以接地，并且因此使逻辑为零，而不是将输出焊盘保持在浮动(X)的不确定状态，并且因此可以避免通过第二IO单元的电源泄漏。
[0016]本文将参考图1A至图5B详细描述核斜坡检测电路的各种实施方式。
[0017]图1A示出了根据本文所述的各种实施方式的多个芯片和核电路100A的图。在一些情况下，核电路100A可以被实现为具有各种电路组件的系统或设备，该各种电路组件布置并耦合在一起作为提供封装或板型结构的系统的部件的集合或组合。此外，在一些情况下，检测核斜坡的方法可以涉及使用本文所述的各种电路组件来实现改善的性能方案和技术。
[0018]如图1A所示，核电路100A可以包括各种组件，该各种组件包括一个或多个半导体芯片(或管芯)，例如经由导电路径120耦合在一起的第一芯片(或管芯)102A和第二芯片(或管芯)102B。在各种情况下，导电路径120可以由导线或类似物形成。在下文中将更详细地描述与核电路100A及其相关联的各种组件相关的进一步描述。
[0019]可以使用各种类型的存储器(例如，随机存取存储器(RAM)(包括静态RAM(SRAM))和/或任何其他类型的易失性存储器)和其他逻辑电路将核电路100A实现为一个或多个集成电路(IC)。在一些情况下，核电路100A的管芯102A、管芯102B中的每一个可以被实现为具有存储器架构和相关电路的IC。在其他情况下，核电路100A的管芯102A、管芯102B中的每一个可以与各种类型的计算电路和相关组件集成在单个芯片上。此外，核电路100A的管芯102A、管芯102B中的每一个可以被实现在用于各种电子、移动和物联网(IoT)应用(包括低功率传感器节点)的各种嵌入式系统中。
[0020]如图1A所示，第一芯片102A可以具有感测电路(PVSense 108)和带有第一输出焊盘118A的第一输入/输出(IO)单元(PBID-TX 112)，第一输出焊盘118A可以适合于提供输入输出(本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，包括：输出焊盘，提供来自输入输出IO电源的IO电压；核斜坡检测电路，检测来自核电源的核电压的第一斜坡并提供核斜坡感测信号；以及输出逻辑电路，在接收到所述核斜坡感测信号之后将所述输出焊盘耦合到地，以便减少所述IO电源的泄漏。2.根据权利要求1所述的设备，还包括：核检测电路，感测所述核电压并向所述核斜坡检测电路提供核检测信号，其中，所述核斜坡检测电路从所述核检测电路接收所述核检测信号，接收保持信号，并且基于所述核检测信号和所述保持信号向所述输出逻辑电路提供所述核斜坡感测信号。3.根据权利要求2所述的设备，其中，所述核斜坡检测电路包括：核斜坡逻辑电路，从所述核检测电路接收所述核检测信号，接收所述保持信号，并且提供核斜坡信号；反相器，从所述核检测电路接收所述核检测信号并提供反相核检测信号；以及感测逻辑电路，从所述核斜坡逻辑电路接收所述核斜坡信号，从所述反相器接收所述反相核检测信号，并且向所述输出逻辑电路提供所述核斜坡感测信号。4.根据权利要求2所述的设备，还包括：保持逻辑电路，从所述核检测电路接收所述核检测信号，接收所述保持信号，并且向所述输出逻辑电路提供输出保持信号，其中，所述输出逻辑电路从所述核斜坡检测电路接收所述核斜坡感测信号，从所述保持逻辑电路接收所述输出保持信号，并且在接收到所述核斜坡感测信号之后以及在接收到所述输出保持信号之后将所述输出焊盘耦合到地，从而减少所述核电源和所述IO电源中的至少一个的泄漏。5.根据权利要求4所述的设备，其中，在所述核电源的斜坡期间，所述输出逻辑电路在接收到处于第一逻辑状态的所述核斜坡感测信号之后以及在接收到处于第二逻辑状态的所述输出保持信号之后，将所述输出焊盘耦合到地，从而减少所述核电源和所述IO电源中的至少一个的泄漏。6.根据权利要求5所述的设备，其中，所述输出逻辑电路包括具有逻辑门的弱下拉电路，所述逻辑门从所述核斜坡检测电路接收所述核斜坡感测信号，从所述保持逻辑电路接收所述输出保持信号，并且在接收到处于所述第一逻辑状态的所述核斜坡感测信号之后以及在接收到处于所述第二逻辑状态的所述输出保持信号之后，提供激活信号以激活将所述输出焊盘耦合到地的开关。7.根据权利要求6所述的设备，其中，所述第一状态是指0逻辑状态，并且其中，所述第二状态是指所述0逻辑状态。8.根据权利要求1所述的设备，其中，所述输出焊盘包括由多个设备共享的共享结构。9.根据权利要求1所述的设备，还包括：核电源，在核电压域中提供所述核电压。10.根据权利要求9所述的设备，还包括：输入/输出IO电源，在与所述核电压域不同的IO电压域中提供IO电压，其中，所述输出逻辑电路耦合到所述IO电源。
11.根据权利要求10所述的设备，其中，由于在低功率应用中所述核电压和所述IO电压的独立电源排序，所述设备抑制所述核电压和所述IO电压的泄漏。12.一种系统，包括：第一芯片，具有感测电路和带有第一输出焊盘的第一输入/输出IO单元，所述第一输出焊盘提供来自IO电源的输入输出电压和来自核电源的核电压中的至少一个；以及第二芯片，具有带有第二输出焊盘的第二IO单元，所述第二输出焊盘从所述第一输出焊盘接收所述IO电压和所述核电压中的至少一个，其中，所述感测电路检测所述核电压的第一斜坡并将所述第一输出焊盘耦合到地，直到核电源开始第一...

【专利技术属性】
技术研发人员：拉纳比尔，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：