一种高覆盖率的数据处理模块测试方法和装置制造方法及图纸

本发明专利技术提供了一种高覆盖率的数据处理模块测试方法和装置，通过JTAG接口，用边界扫描技术接管处理器各管脚，对各个管脚发出测试编码，加载测试用例，验证处理器和桥接的功能；通过JTAG接口扫描桥接器管脚，访问桥接器配置资源，用测试序列对内存进行读写测试。本发明专利技术配置灵活、测试设备便携、操作简单，适用于外场故障定位和对外技术输出。只用加载测试用例目标码就可以完成故障定位，不用泄露模块各种软件资源，大大提高了数据处理模块的测试覆盖率。大大提高了数据处理模块的测试覆盖率。大大提高了数据处理模块的测试覆盖率。

【技术实现步骤摘要】
一种高覆盖率的数据处理模块测试方法和装置


[0001]本专利技术属于航空测试
，具体涉及一种高覆盖率的数据处理模块测试方法和装置。

技术介绍

[0002]航空电子系统中机载高性能数据处理模块功能复杂，集成度高，多采用BGA封装形式芯片，导致其测试难、排故难、定位难，简单便携覆盖率高的测试技术可以提升工作效率、及时响应用户需求。
[0003]传统的高性能数据处理模块排故，一般需要模块返厂，先观察串口打印信息。如果有打印信息提示就可以定位到相应的功能电路，若处理器、桥接器或内存出现问题则串口无输出，除非借助处理器模块开发工具开发，否则现有测试技术无法完成故障进一步定位。
[0004]这样的测试排故过程花费时间多，维修周期长，对于一些出口外贸机型就完全无法满足用户需求。即使返厂由课题组人员排故，采用开发工具进行检测，故障范围缩小到处理器和桥接器之间后，以现有技术手段仍很难进一步定位。

技术实现思路

[0005]本专利技术提出了一种高覆盖率的数据处理模块测试方法和装置，可对高性能数据处理模块的资源测试；在测试报故的情况下进一步定位至芯片功能单元或故障管脚。
[0006]本专利技术提供一种高覆盖率的数据处理模块测试方法，应用于机载高性能数据处理模块，所述模块包括：处理器、桥接器和内存；所述桥接器分别与所述处理器和所述内存通信；所述方法包括：
[0007]采用边界扫描仿真器通过处理器JTAG接口，对所述处理器内部功能模块、所述处理器总线进行测试；
[0008]若可以通过处理器总线访问桥接器，则通过处理器JTAG接口对所述桥接器寄存器进行测试；若无法通过处理器总线访问桥接器，则通过处理器JTAG接口对处理器总线控制信号进行测试；
[0009]采用边界扫描仿真器通过桥接器JTAG接口对所述桥接器和内存进行测试。
[0010]可选的，所述对所述处理器总线进行测试包括：
[0011]在所述处理器内部功能模块测试通过时，通过所述处理器总线对所述桥接器的寄存器进行读写，验证所述处理器总线功能完整性。
[0012]可选的，所述通过所述处理器总线对所述桥接器的寄存器进行读写，验证所述处理器总线功能完整性，包括：
[0013]采用边界扫描仿真器通过边界扫描对所述处理器总线控制信号、数据信号、地址信号各自对应的管脚进行置高/低，编写处理器总线访问序列；
[0014]处理器机载所述处理总线访问序列，完成向所述桥接器寄存器发送测试数据以及从所述桥接器寄存器中读取存储数据；
[0015]比较发送的测试数据和读取的存储数据，验证所述处理器总线功能完整性。
[0016]可选的，所述高覆盖率的数据处理模块测试方法还包括：
[0017]若发送的测试数据和读取的存储数据均不一致，确定无法通过处理器总线访问桥接器。
[0018]可选的，所述通过处理器JTAG接口对处理器总线控制信号进行测试，包括：
[0019]采用边界扫描仿真器通过边界扫描对所述处理器总线控制信号对应的管脚进行置高/低，检测处理器总线控制信号对应的管脚上的信号。
[0020]可选的，所述机载高性能数据处理模块还包括：FPGA；所述FPGA和所述桥接器通信连接；所述方法还包括：
[0021]采用边界扫描仿真器通过FPGA的JTAG接口，对所述FPGA的内部资源和外部接口进行测试。
[0022]本专利技术还提供一种高覆盖率的数据处理模块测试装置，应用于机载高性能数据处理模块，所述模块包括：处理器、桥接器和内存；所述桥接器分别与所述处理器和所述内存通信；所述装置包括：
[0023]第一测试模块，用于采用边界扫描仿真器通过处理器JTAG接口，对所述处理器内部功能模块、所述处理器总线进行测试；
[0024]第二测试模块，用于若可以通过处理器总线访问桥接器，则通过处理器JTAG接口对所述桥接器寄存器进行测试；若无法通过处理器总线访问桥接器，则通过处理器JTAG接口对处理器总线控制信号进行测试；
[0025]第三测试模块，用于采用边界扫描仿真器通过桥接器JTAG接口对所述桥接器和内存进行测试。
[0026]可选的，所述第一测试模块具体用于：
[0027]在所述处理器内部功能模块测试通过时，通过所述处理器总线对所述桥接器的寄存器进行读写，验证所述处理器总线功能完整性。
[0028]本专利技术提出了一种高覆盖率的数据处理模块测试方法和装置，通过以上操作可以在数据处理模块串口无输出的情况下，不借助开发工具，测试数据处理模块的处理器、桥接器、内存以及桥接器的其他相关资源；如果利用FPGA的JTAG接口，还可以对FPGA内部资源和外部接口实现测试，从而实现对整版的测试覆盖，将故障范围缩小至信号或管脚。本专利技术提供的高覆盖率的数据处理模块测试方法，采用了边界扫描技术，通过JTAG接口操控处理器、桥接器等带JTAG接口器件的全部管脚，通过编写测试用例，实现对数据处理模块的整板测试覆盖。
附图说明
[0029]图1示出本专利技术提供的机载高性能数据处理模块的架构图；
[0030]图2示出本专利技术提供的高覆盖率的数据处理模块测试方法的流程图；
[0031]图3示出测试用例时序图。
具体实施方式
[0032]下面结合附图对本专利技术做进一步的描述。
[0033]本专利技术提出了一种基于JTAG接口的高覆盖率的数据处理模块测试方法，该方法可以在不增加额外电路的情况下，实现：对高性能数据处理模块的资源测试；在测试报故的情况下进一步定位至芯片功能单元或故障管脚。
[0034]图1示出本专利技术提供的机载高性能数据处理模块的架构图。如图1所示，机载高性能数据处理模块包括：处理器、桥接器、内存和FPGA。桥接器分别与处理器、内存和FPGA通信。
[0035]本专利技术在数据处理模块的串口无输出的情况下，通过处理器JTAG接口用边界扫描仿真器接管处理器管脚，加载测试用例，对处理器内部功能模块进行测试。
[0036]处理器内部功能若测试通过，则通过处理器总线对桥接器寄存器进行读写，验证处理器总线功能完整性。通过边界扫描对处理器管脚进行置高置低来设计处理器总线访问序列，向桥接器寄存器内写数再读取数据进行比对。进一步定位故障至处理器总线的数据线或地址线某位。
[0037]若无法访问桥接器寄存器，则对处理器总线控制信号进行专项测试。将控制信号相关管脚置高或置低，在相应测试点上测试，观察信号有没有相应变化，确认处理器总线控制信号的连通性。
[0038]如果桥接器寄存器可以访问，则通过桥接器JTAG接口加载桥接器测试用例，验证桥接器内部功能模块功能。
[0039]如果桥接器内部功能模块测试通过，则通过桥接器TJAG接口加载内存(SDRAM)测试用例，对SDRAM进行读写测试。若测试不过，则上报SDRAM中具体数据位或地址位；若无法测试则对SDRAM访问控制信号进行测试。
[0040]通过以上操作可以在数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高覆盖率的数据处理模块测试方法，应用于机载高性能数据处理模块，所述模块包括：处理器、桥接器和内存；所述桥接器分别与所述处理器和所述内存通信；其特征在于，所述方法包括：采用边界扫描仿真器通过处理器JTAG接口，对所述处理器内部功能模块、所述处理器总线进行测试；若可以通过处理器总线访问桥接器，则通过处理器JTAG接口对所述桥接器寄存器进行测试；若无法通过处理器总线访问桥接器，则通过处理器JTAG接口对处理器总线控制信号进行测试；采用边界扫描仿真器通过桥接器JTAG接口对所述桥接器和内存进行测试。2.根据权利要求1所述的方法，其特征在于，所述对所述处理器总线进行测试包括：在所述处理器内部功能模块测试通过时，通过所述处理器总线对所述桥接器的寄存器进行读写，验证所述处理器总线功能完整性。3.根据权利要求2所述的方法，其特征在于，所述通过所述处理器总线对所述桥接器的寄存器进行读写，验证所述处理器总线功能完整性，包括：采用边界扫描仿真器通过边界扫描对所述处理器总线控制信号、数据信号、地址信号各自对应的管脚进行置高/低，编写处理器总线访问序列；处理器机载所述处理总线访问序列，完成向所述桥接器寄存器发送测试数据以及从所述桥接器寄存器中读取存储数据；比较发送的测试数据和读取的存储数据，验证所述处理器总线功能完整性。4.根据权利要求3所述的方法，其特征在于，所述方法还包括：若发送的测试数据和读取的存储数据均不一致，确定无法通过处理...

【专利技术属性】
技术研发人员：高毅，杨敬宝，何立军，陈颖图，刘博，韩振国，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：