一种并联系统同步电路技术方案

本发明专利技术提供一种并联系统同步电路，包括：上电延时模块、PWM信号发生模块、三态门控制模块、三态门和同轴插座J。本发明专利技术基于系统所有设备上电时间存在差异，依据本发明专利技术给出的时间竞争规则，使能上电时间最早设备的同步电路工作，发出同步信号Syn，并将该设备确定为同步信号源设备，为整个系统提供同步信号。系统中其他设备则接收同步信号Syn，并且其同步电路的同步信号输出被锁死。同步信号输出被锁死。同步信号输出被锁死。

【技术实现步骤摘要】
一种并联系统同步电路


[0001]本专利技术涉及一种并联系统同步电路，用于产生多个设备的同步信号。

技术介绍

[0002]在机械、电子、电气、电力、计算机、化工等控制等领域，通常需要对多个设备进行同步。例如：在太阳能发电系统中，逆变器并联供电时需要对输出电压的频率和相位进行同步；UPS中的逆变器并联供电时，同样需要对输出电压的频率和相位进行同步；在多轴数控加工领域，需要对多个自由度的控制器进行同步调节。同步性能直接关系到系统的输出性能，甚至关系到系统的安全可靠运行。
[0003]同步主要由两种方案实现：一、外部同步方案——外部设备提供一个基准信号作为同步信号源。但该方案可靠性差，一旦同步信号源发生故障或丢失，则引起整个系统控制紊乱，导致系统故障。二、基于通信总线的同步方案——系统的每个设备通过通信总线将具有唯一特性的识别码(例如芯片的SN号)发送给其他的设备，并且接收系统其他设备的识别码。然后，基于系统中所有设备的识别码，通过特定算法(例如求解识别码值最大或最小值)确定系统中的主模块。主模块就担负起协调控制整个系统的功能。但该方案实现过程复杂，成本高，且必须开放通讯协议。

技术实现思路

[0004]本专利技术的目的在于克服上述不足之处，提供了一种结构简单，成本低、可靠性高和实用性好的并联系统同步电路。如将该电路嵌入到设备中，可为复杂系统的同步控制提供稳定可靠的同步信号。
[0005]本专利技术提供一种并联系统同步电路，其包括：
[0006]⑴
上电延时模块：该模块含定时器1和触发器1。定时器1用于上电延时一个固定的时间T
power_on_delay
之后，输出信号clk产生上升跳变，使得触发器1的输出信号En
delay
变为高和影响OV。En
delay
用于复位上电定时器1、启动PWM信号发生模块中的积分电路2和三态门控制模块中的同步信号Syn丢失检测定时器2。其中：T
power_on_delay
＞T
Syn
，T
Syn
为同步信号Syn的周期；
[0007]⑵
PWM信号发生模块：该模块用于产生周期为T
Syn
的PWM信号v
pwm
。该模块含积分电路2、比较电路1和比较电路2。积分电路2在启动输入端Str为高时，输出v
saw
＝λ
×
t；在复位输入端Rst为高时，输出v
saw
复位到0。v
saw
满足：0≤v
saw
≤V
max
。其中：λ为积分电路2的积分系数，t为积分时间，V
max
为输出最大值和比较电路2的比较值。所以，T
Syn
、λ和V
max
满足：V
max
＝λ
×
T
Syn
。比较电路1的输入分别为V
comp
和v
saw
，输出为v
pwm
，满足：v
pwm
＝1 if v
saw
＜V
comp
和v
pwm
＝0 if v
saw
≥V
comp
。v
pwm
连接到三态门的输入端。比较电路2的输入分别为v
saw
和V
max
，输出为Rst
int
，满足：Rst
int
＝0 if v
saw
＜V
max
和v
pwm
＝1 if v
saw
≥V
comp
。Rst
int
用于复位积分电路2和影响OV。
[0008]⑶
三态门控制模块：该模块用于对三态门进行控制。一方面，上电时间最早模块的
触发器2的输出En
TSL
锁存为高电平，三态门TSL使能工作。v
pwm
输出到同轴插座Co_ax，成为系统的同步信号Syn；另一方面，在系统已确定Syn情况下，非上电时间最早模块的En
TSL
锁存为低电平，三态门被锁死，保证其v
pwm
信号不输出。在系统正常工作时，对Syn进行监控。一旦Syn丢失持续时间满足设定值，则复位触发器2和触发器3、开与门1接收OV以及通过或门2复位定时器2。由于与门1、定时器2、触发器2、触发器3和三态门TSL被复位到上电初始时刻状态，因而同步电路再次进行Syn竞争过程，产生新的Syn。该模块包含：或门1、与门1、触发器2、触发器3、定时器2和或门2。
①
或门1对Rst
int
和clk进行或操作，输出信号OV。主要实现两个方面的功能：一、在上电延时结束时刻产生一个脉冲clk，用于实现对触发器2输出信号En
TSL
的控制，进而实现对TSL的控制。在同步信号电路的上电时间最早时，由于Q3为1，则触发器2的Set_clk出现上升沿，En
TSL
被锁定为1；否则，Q3为0，与门1关闭，En
TSL
被锁定为0。二、接收PWM模块发生电路溢出复位脉冲信号Rst
int
，其作用是：在Syn丢失导致系统重新进行Syn竞争的情况下，Q3为1，打开与门1，实现Rst
int
脉冲出现最早的模块，其触发器2的输入信号Set_clk出现上升沿，En
TSL
锁存为1，三态门TSL被使能，v
pwm
输出到同轴插座Co_ax，成为系统新的同步信号Syn；
②
与门1对clk和Rst
int
进行与操作，实现对OV信号的控制，进而实现对触发器2和三态门TSL的控制；
③
触发器2将上电时间最早模块和Rst
int
脉冲出现最早模块的En
TSL
锁存为1，使能三态门TSL，将v
pwm
输出到同轴插座Co_ax，成为系统的同步信号Syn；
④
触发器3将非同步信号Syn模块的与门1锁死，进而锁死触发器2和三态门TSL，不允许v
pwm
输出；
⑤
或门2实现对定时器2的复位操作，可通过Syn或clear对其进行复位；
⑥
定时器2实现对Syn丢失持续时间进行监控，一旦Syn丢失持续时间达到设定时间，则输出复位清零信号clear，进而复位触发器2和触发器3，实现新的Syn竞争过程，产生新的Syn。
[0009]⑷
三态门TSL，其输入端与所述v
pwm
连接、其控制端与所述触发器2的输出En
TSL
连接，其输出端为Syn；
[0010]⑸
同轴插本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种并联系统同步电路，其特征在于：其包括：
⑴
上电延时模块：该模块含定时器1和触发器1；定时器1用于上电延时一个固定的时间T
power_on_delay
之后，输出信号clk产生上升跳变，使得触发器1的输出信号En
delay
变为高和影响OV；En
delay
用于复位上电定时器1、启动PWM信号发生模块中的积分电路2和三态门控制模块中的同步信号Syn丢失检测定时器2；其中：T
power_on_delay
＞T
Syn
，T
Syn
为同步信号Syn的周期；
⑵
PWM信号发生模块：该模块用于产生周期为T
Syn
的PWM信号v
pwm
；该模块含积分电路2、比较电路1和比较电路2；积分电路2在启动输入端Str为高时，输出v
saw
＝λ
×
t；在复位输入端Rst为高时，输出v
saw
复位到0；v
saw
满足：0≤v
saw
≤V
max
；其中：λ为积分电路2的积分系数，t为积分时间，V
max
为输出最大值和比较电路2的比较值；所以，T
Syn
、λ和V
max
满足：V
max
＝λ
×
T
Syn
；比较电路1的输入分别为V
comp
和v
saw
，输出为v
pwm
，满足：v
pwm
＝1 if v
saw
＜V
comp
和v
pwm
＝0 if v
saw
≥V
comp
；v
pwm
连接到三态门的输入端；比较电路2的输入分别为v
saw
和V
max
，输出为Rst
int
，满足：Rst
int
＝0 if v
saw
＜V
max
和v
pwm
＝1 if v
saw
≥V
comp
；Rst
int
用于复位积分电路2和影响OV；
⑶
三态门控制模块：该模块用于对三态门进行控制；一方面，上电时间最早模块的触发器2的输出En
TSL
锁存为高电平，三态门TSL使能工作；v
pwm
输出到同轴...

【专利技术属性】
技术研发人员：于成康，陈益丰，彭志辉，
申请(专利权)人：温州大学，
类型：发明
国别省市：