熵生成器及生成增强熵的方法技术

本发明专利技术公开了一种熵生成器，包括静态熵源、动态熵源及熵增强引擎。静态熵源用以提供真正随机静态熵。动态熵源用以生成动态熵。熵增强引擎耦接于静态熵源及动态熵源，及用以依据真正随机静态熵及动态熵生成增强熵。据真正随机静态熵及动态熵生成增强熵。据真正随机静态熵及动态熵生成增强熵。

【技术实现步骤摘要】
熵生成器及生成增强熵的方法


[0001]本专利技术关于随机数生成，特别是一种熵生成器及使用真正随机静态熵生成增强熵的方法。

技术介绍

[0002]随机数被广泛应用于资安及统计抽样等领域。随机数生成系用以生成符合预定分布之独立且不可预测的数字序列。伪随机数生成器(pseudo-random number generator)使用称为种子(seed)的熵(entropy)输入来生成数字序列。种子的随机性不足会导致生成的序列不够随机。因此，选择足够随机的种子对于生成随机序列而言至关重要，其可确保资安应用程序中的数据安全，并可确保统计采样应用程序中之采样结果的正确性。

技术实现思路

[0003]本专利技术实施例提出一种熵生成器，包括静态熵源、动态熵源及熵增强引擎。静态熵源用以提供真正随机静态熵。动态熵源用以生成动态熵。熵增强引擎耦接于静态熵源及动态熵源，及用以依据真正随机静态熵及动态熵生成增强熵。
[0004]本专利技术实施例另提出一种增强熵生成方法，包括藉由静态熵源提供真正随机静态熵，藉由动态熵源生成动态熵，及藉由熵增强引擎依据真正随机静态熵及动态熵生成增强熵。
附图说明
[0005]图1系为本专利技术实施例中一种熵生成器之方块图。
[0006]图2系为图1中之熵生成器的动态熵源之方块图。
[0007]图3系为图2中之动态熵源的环形振荡器之方块图。
[0008]图4系为图1中之熵生成器的另一种动态熵源之方块图。
[0009]图5系为图1中之熵生成器的另一种动态熵源之方块图。
[0010]图6系为图1中之熵生成器的另一种动态熵源之方块图。
[0011]图7系为图6中之动态熵源的时序图。
[0012]图8系为本专利技术实施例中之一种增强熵生成方法之流程图。
[0013]其中，附图标记说明如下：
[0014]1:熵生成器
[0015]10:静态熵源
[0016]12(1)至12(N),12(n):动态熵源
[0017]14:熵增强引擎
[0018]20:第一振荡器
[0019]22:第二振荡器
[0020]24,44:结合电路
random bit generator)的请求下提供增强熵Eout，用以作为确定性随机位生成器的”种子(seed)”。增强熵Eout可以是真正随机的，并且可由混合真正随机静态熵Es及多个动态熵Ed(1)至Ed(N)来生成。真正随机静态熵Es可以是真正随机位流，动态熵Ed(1)至Ed(N)可以是也可以不是真正随机位流。由于将真正随机数与任一随机数混合会生成真正随机数，所以无论动态熵Ed(1)到Ed(N)是否为真正随机数，增强熵Eout都可为真正随机数。
[0053]熵生成器1可包括静态熵源10、动态熵源12(1)至12(N)及熵增强引擎14。静态熵源10及动态熵源12(1)至12(N)可耦接于熵增强引擎14，N是正整数。例如，对于熵生成器1中的两个动态熵源12(1)和12(2)来说，N为2。虽然本实施例中使用了一个静态熵源10及多个动态熵源12(1)至12(N)，但本专利技术的范围也包括在熵生成器1中采用二或多个静态熵源10及/或一个动态熵源12(1)。
[0054]静态熵源10可提供真正随机静态熵Es。动态熵源12(1)至12(N)可分别生成动态熵Ed(1)至Ed(N)。熵增强引擎14依据真正随机静态熵Es及动态熵Ed(1)至Ed(N)生成增强熵Eout。具体而言，熵增强引擎14可按位(bitwise)方式将真正随机静态熵Es及动态熵Ed(1)至Ed(N)混合以生成增强熵Eout。举例而言，真正随机静态熵Es及动态熵Ed(1)至Ed(N)中之每一者的长度可以是16位，且熵增强引擎14可对真正随机静态熵Es及动态熵Ed(1)到Ed(N)的对应位执行互斥或运算，以生成增强熵Eout中之相应位，从而生成16位的增强熵Eout。熵增强引擎14可包括互斥或(XOR)闸，或采用数据加密标准(data encryption standard,DES)算法、高级加密标准(advanced encryption standard,AES)算法或哈希函数来执行混合的处理器。在一些实施例中，熵增强引擎14可还包括伪随机数生成器。伪随机数生成器可以是线性回馈移位寄存器，且可将互斥或门或处理器的输出作为种子以生成增强熵Eout。
[0055]静态熵源10可以是物理不可复制函数(physically unclonable function,PUF)，非易失性内存或包括多个真正随机静态熵位的固定逻辑电路。例如，物理不可复制函数可以是32位乘32位的内存单元，包括熵位池，且内存单元的每一列、每一行或对角线都可包括真正的随机熵位。熵位池可包括多个熵位，多个熵位具有固定值，且对于采用熵生成器1的每个装置来说各自的多个熵位都不相同。物理不可复制函数可依据预定的选定算法输出真正随机静态熵Es。例如，物理不可复制函数可以预定的行顺序从多行内存单元中选择熵位，以作为真正随机静态熵Es。在一些实施例中，静态熵源10可以为生成真正随机静态熵Es的伪随机数生成器(pseudo random number generator,PRNG)(称为确定性随机位生成器(deterministic random bit generator,DRBG))。
[0056]动态熵源12(1)至12(N)可分别实时生成动态熵Ed(1)至Ed(N)。图2系为熵生成器1的动态熵源12(n)之方块图，n是介于1及N之间的整数。动态熵源12(n)可包括第一振荡器20，第二振荡器22及结合电路24。结合电路24可包括正反器240。第一振荡器20和第二振荡器22可耦接于正反器240。
[0057]第一振荡器20可生成第一振荡信号OSC1，第一振荡信号OSC1以第一频率振荡。第二振荡器22可生成第二振荡信号OSC2，第二振荡信号OSC2以第二频率振荡。结合电路24可根据第一振荡信号OSC1及第二振荡信号OSC2生成动态熵Ed(n)。第一振荡器20及第二振荡器22可为环形振荡器。
[0058]在一些实施例中，正反器240可使用第二振荡信号OSC2对第一振荡信号OSC1进行采样，以生成动态熵Ed(n)。在一些实施例中，第一频率和第二频率可不同，且第一频率及第
二频率可为质数的倍数，即第一振荡信号OSC1及第二振荡信号OSC2的电平切换未对齐。例如第一频率可以是3MHz，第二频率可以是5MHz。由于一质数不能被另一质数完全整除，因此正反器240可以依序生成动态熵Ed(n)。在其他实施例中，第一频率及第二频率可实质上相等，例如第一频率及第二频率都可以是3MHz。由于第一振荡器20及第二振荡器22的组件、绕线、电压及工作温度环境可不完全相同，因此第一振荡信号OSC1及第二振荡信号OSC2可持续互相竞争以抢先到达正反器240，从而依序生成随机的逻辑电平“0”或逻辑电平“1”作为动态熵Ed(n)。
[0059]第一振荡器20及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种熵生成器，其特征在于，包括：一静态熵源，用以提供一真正随机静态熵；一动态熵源，用以生成一动态熵；及一熵增强引擎，耦接于所述静态熵源及所述动态熵源，及用以依据所述真正随机静态熵及所述动态熵生成一增强熵。2.根据权利要求1所述的熵生成器，其特征在于，其中所述真正随机静态熵具有实质上50％的一汉明权重(hamming weight)，实质上50％的一汉明距离(hamming distance)及实质上为1的一最小熵(min-entropy)。3.根据权利要求1所述的熵生成器，其特征在于，其中所述动态熵源包括：一初始熵源，用以生成以时序排列之一熵位序列；及一累积电路，耦接于所述初始熵源，用以将以时序排列之所述熵位序列结合为所述动态熵之一位(bit)。4.根据权利要求3所述的熵生成器，其特征在于，其中：所述初始熵源包括：一第一振荡器，用以生成一第一振荡信号，所述第一振荡信号以一第一频率振荡；一第二振荡器，用以生成一第二振荡信号，所述第二振荡信号以一第二频率振荡，所述第一频率及所述第二频率相异；一结合电路，耦接于所述第一振荡器及所述第二振荡器，用以根据所述第一振荡信号及所述第二振荡信号依序生成所述熵位序列；及所述累积电路包括一互斥或门，耦接于所述结合电路，用以在一段预定时间中结合所述熵位序列以生成所述动态熵之所述位。5.根据权利要求1所述的熵生成器，其特征在于，其中所述动态熵源包括：一第一振荡器，用以生成一第一振荡信号，所述第一振荡信号以一第一频率振荡；一第二振荡器，用以生成一第二振荡信号，所述第二振荡信号以一第二频率振荡；及一结合电路，耦接于所述第一振荡器及所述第二振荡器，用以根据所述第一振荡信号及所述第二振荡信号生成所述动态熵。6.根据权利要求5所述的熵生成器，其特征在于，其中所述第一频率及所述第二频率相异。7.根据权利要求5所述的熵生成器，其特征在于，其中所述第一频率及所述第二频率相同。8.根据权利要求5所述的熵生成器，其特征在于，其中所述结合电路包括一正反器，用以使用所述第二振荡信号取样所述第一振荡信号以生成所述动态熵。9.根据权利要求1所述的熵生成器，其特征在于，其中所述静态熵源系由一物理不可复制...

【专利技术属性】
技术研发人员：吴孟益，邵启意，杨青松，
申请(专利权)人：熵码科技股份有限公司，
类型：发明
国别省市：