半导体装置封装和用于制造半导体装置封装的方法制造方法及图纸

一种半导体装置封装包含第一电路层、第二电路层、第一半导体裸片及第二半导体裸片。所述第一电路层包含第一表面和与所述第一表面相对的第二表面。所述第二电路层安置在所述第一电路层的所述第一表面上。所述第一半导体裸片安置在所述第一电路层及所述第二电路层上，且电性连接到所述第一电路层和所述第二电路层。所述第二半导体裸片安置在所述第二电路层上，且电性连接到所述第二电路层。且电性连接到所述第二电路层。且电性连接到所述第二电路层。

【技术实现步骤摘要】
半导体装置封装和用于制造半导体装置封装的方法


[0001]本公开涉及一种半导体装置封装和用于制造半导体装置封装的方法，且涉及一种使用低密度互连结构和高密度互连结构以分别将两个或多于两个半导体裸片之间的低密度输入/输出(I/O)端子与高密度I/O端子电性连接的半导体装置封装，以及用于制造所述半导体装置封装的方法。

技术介绍

[0002]半导体装置封装的半导体裸片需要彼此通信以实现所要电性功能。在常规半导体装置封装中，重布层(RDL)用作半导体裸片之间的通信桥。一些高级半导体裸片同时具有高密度输入/输出(I/O)端子和低密度I/O端子，且因此需要多层RDL以将来自半导体裸片的高密度输入/输出(I/O)端子和低密度I/O端子的信号重新分布。然而，RDL的良率随RDL层增加而降低。因此，当RDL层增加时，常规半导体装置封装遭受低良率。

技术实现思路

[0003]在一些实施例中，一种半导体装置封装包含第一电路层、第二电路层、第一半导体裸片和第二半导体裸片。第一电路层包含第一表面和与第一表面相对的第二表面。第二电路层安置在第一电路层的第一表面上。第一半导体裸片安置在第一电路层及第二电路层上，且电性连接到第一电路层和第二电路层。第二半导体裸片安置在第二电路层上，且电性连接到第二电路层。
[0004]在一些实施例中，一种用于制造半导体装置封装的方法包含以下步骤。在载体上形成第一电路层。在形成第一电路层之后，在载体上安置第二电路层。提供多个半导体裸片。将半导体裸片中的每一个的端子的第一组接合到第一电路层，且将半导体裸片中的每一个的端子的第二组接合到第二电路层。
[0005]在一些实施例中，一种半导体装置封装包含第一互连结构、第二互连结构、第一半导体裸片和第二半导体裸片。第一互连结构包含低密度电路层。第二互连结构包含高密度电路层，所述高密度电路层具有比低密度电路层相对更高的输入/输出(I/O)端子的密度。第一半导体裸片和第二半导体裸片各自包含低密度I/O端子的组和高密度I/O端子的组。第一半导体裸片的低密度I/O端子的组和第二半导体裸片的低密度I/O端子的组接合到第一互连结构的低密度电路层，且通过第一互连结构的低密度电路层彼此电性通信。第一半导体裸片的高密度I/O端子的组和第二半导体裸片的高密度I/O端子的组接合到第二互连结构的高密度电路层，且通过第二互连结构的高密度电路层彼此电性通信。
附图说明
[0006]结合附图阅读以下详细描述会容易地理解本公开的一些实施例的各方面。各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。
[0007]图1是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0008]图1A是图1中的半导体装置封装的第一互连结构和第二互连结构的俯视图。
[0009]图1B是图1的半导体装置封装的第一半导体裸片和第二半导体裸片的仰视图。
[0010]图2是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0011]图3A、图3B、图3C和图3D说明根据本公开的一些实施例的制造半导体装置封装的操作。
[0012]图4A、图4B、图4C和图4D说明根据本公开的一些实施例的制造半导体装置封装的第一互连结构的操作。
[0013]图5A、图5B、图5C和图5D说明根据本公开的一些实施例的制造半导体装置封装的第二互连结构的操作。
[0014]图6A、图6B、图6C和图6D说明根据本公开的一些其它实施例的制造半导体装置封装的第二互连结构的操作。
[0015]图7是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0016]图8是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0017]图9A、图9B、图9C和图9D说明根据本公开的一些实施例的制造半导体装置封装的第一互连结构的操作。
[0018]图10是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0019]图11A、图11B、图11C和图11D说明根据本公开的一些实施例的制造半导体装置封装的第一互连结构的操作。
具体实施方式
[0020]以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例来阐释本公开的某些方面。当然，这些特定实例只是实例且并不意图为限制性的。举例来说，在以下描述中，第一特征形成于第二特征上方或第二特征上可包含其中第一特征与第二特征直接接触地形成或安置的实施例，并且还可包含其中额外特征形成或安置在第一特征与第二特征之间以使得第一特征与第二特征不直接接触的实施例。另外，本公开可在各种实例中重复附图标号和/或字母。此重复是出于简单和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
[0021]如本文中所使用，为易于描述，可在本文中使用如“在
…
下面”、“在
…
下方”、“下部”、“在
…
上方”、“上部”、“左侧”、“右侧”和其类似物的空间相对术语来描述如图中所说明的一个元件或特征与另一元件或特征的关系。除图中所描绘的定向之外，空间相对术语意图涵盖装置在使用或操作中的不同定向。装置可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相关描述词因此可相应地进行解译。应理解，当元件被称为“连接到”或“耦接到”另一元件时，其可直接连接到或耦接到另一元件，或可存在介入元件。
[0022]本公开提供一种半导体装置封装和用于制造半导体装置封装的方法。半导体装置封装包含第一互连结构、第二互连结构、第一半导体裸片和第二半导体裸片。第一互连结构具有低密度电路层，且第二互连结构具有高密度电路层。高密度电路层的输入/输出(I/O)端子的密度比低密度电路层的密度相对更高。第一半导体裸片和第二半导体裸片各自包含低密度I/O端子的组和高密度I/O端子的组。第一半导体裸片和第二半导体裸片的低密度I/O端子的组接合到第一互连结构的低密度电路层，且通过第一互连结构的低密度电路层彼
此电性通信，且第一半导体裸片和第二半导体裸片的高密度I/O端子的组接合到第二互连结构的高密度电路层，且通过第二互连结构的高密度电路层彼此电性通信。第一互连结构与第二互连结构彼此可不直接电性连接。
[0023]在一些实施例中，低密度电路层可包含具有相对较宽的线宽/线距(L/S)的凸块级电路层或衬底级电路层，且高密度电路层可包含具有相对较窄的L/S的铸造级(foundry-level)电路层。举例来说，低密度电路层的L/S可在约2μm/约2μm与约10μm/约10μm之间或宽于约10μm/约10μm，且高密度电路层的L/S可小于约2μm/约2μm。凸块级电路层可经图案化且通过例如低端光刻电镀蚀刻技术来限定，且铸造级电路层可经图案化且通过例如高端光刻电镀蚀刻技术来限定。在一些其它实施例中，低密度电路层可包含具有相对较宽的线宽/线距(L/S)的衬底级电路层，且高密度电路层可包含具有相对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置封装，其包括：第一电路层，其包含第一表面和与所述第一表面相对的第二表面；第二电路层，其安置在所述第一电路层的所述第一表面上；第一半导体裸片，其安置在所述第一电路层和所述第二电路层上，且电性连接到所述第一电路层和所述第二电路层；以及第二半导体裸片，其安置在所述第二电路层上，且电性连接到所述第二电路层。2.根据权利要求1所述的半导体装置封装，其中所述第二半导体裸片进一步安置在所述第一电路层上且电性连接到所述第一电路层。3.根据权利要求1所述的半导体装置封装，其中所述第一电路层包括重布层RDL，且所述第二电路层包括桥接裸片。4.根据权利要求1所述的半导体装置封装，其中所述第二电路层的线宽/线距L/S低于所述第一电路层的所述L/S。5.根据权利要求1所述的半导体装置封装，其进一步包括：多个第一导电结构，其安置在所述第一半导体裸片与所述第一电路层之间，且将所述第一半导体裸片电性连接到所述第一电路层，以及安置在所述第二半导体裸片与所述第一电路层之间，且将所述第二半导体裸片电性连接到所述第一电路层；及多个第二导电结构，其安置在所述第一半导体裸片与所述第二电路层之间，且将所述第一半导体裸片电性连接到所述第二电路层，以及安置在所述第二半导体裸片与所述第二电路层之间，且将所述第二半导体裸片电性连接到所述第二电路层。6.根据权利要求5所述的半导体装置封装，其中所述第二导电结构的两个邻近第二导电结构之间的间距小于所述第一导电结构的两个邻近第一导电结构之间的间距。7.根据权利要求5所述的半导体装置封装，其中所述第一导电结构中的每一个和所述第二导电结构中的每一个包括微导电凸块。8.根据权利要求5所述的半导体装置封装，其中所述第一导电结构的高度大于所述第二导电结构的高度。9.根据权利要求1所述的半导体装置封装，其进一步包括包封层，所述包封层安置在所述第一电路层的所述第一表面上且包封所述第一半导体裸片和所述第二半导体裸片。10.根据权利要求1所述的半导体装置封装，其进一步包括底填充料层，所述底填充料层在所述第一半导体裸片与所述第一电路层之间，以及所述第二半导体裸片与所述第一电路层之间。11.根据权利要求1所述的半导体装置封装，其中所述第一电路层限定从所述第一表面凹陷的空腔，且所述第二电路层安置在所述第一电路层的所述空腔中。12.根据权利要求11所述的半导体装置封装，其中所述第二电路层包含第三表面和与所述第三表面相对的第四表面，所述第二电路层的所述第三表面与所述第一电路层的所述第一表面基本上齐平，且所述第二电路层的所述第四表面在所述第一电路层的所述第一...

【专利技术属性】
技术研发人员：李志成，陈光雄，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：