成象装置及其制造方法制造方法及图纸

本发明专利技术涉及一种成象装置，包括：第一基板，其上设有一个功能元件和与所述功能元件相连接的电子线路；和第二基板其上有形成图象的区域；所述第一和第二基板相互相对设置，上述第一和第二基板之间的空间保持在低压状态下从而在所述第二基板上的所述区域中形成一个图象，并且线路是先用印刷方法沉积再用电镀印刷图案的方法由薄片状的导电材料制成的。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及有大尺寸显示屏的成象装置，及制造这种成象装置的方法。更具体地说，本专利技术涉及把设有电子线路的电路板设在一压力较低的真空容器中的成象装置，及制造这种成象装置的方法。近来，作为代替大而重的布老恩管(显象管)，一种薄而轻的称为扁平显示器的成象装置引起了人们的兴趣。对于这种扁平显示装置，液晶显示装置已被积极地研究及开发了；但是液晶显示装置的问题是成象较暗，且视场角比较窄。作为代替液晶显示装置有一种自发射扁平显示装置，也就是一种等离子显示板(PDP)，一种荧光显示管(VFD)，或者一种多电子源扁平型显示板。与液晶显示装置比较，自发射扁平显示装置提供了更亮的图象，并且视场角更大。但是由于这种扁平显示装置设计成设有功能元件及电子线路的基板设置在真空容器中，其中空气压力比较低，因此需要在长的时间中保持扁平显示装置的稳定性能的技术。当制造电子线路的线路时，一般在工件(如基板)上形成一层薄膜，然后在形成的结构上进行图案成形。例如，使用中的一种这种方法是在把金属铝沉积在基板上后，用照相平版印刷和蚀刻的方法形成线路的图案。由于照相平版印刷和蚀刻的方法比较复杂，日本未审查的专利公开出版物No.3-142894公开了一种不使用这种方法形成线路图案的方法。在这种方法中，用有机的金属印剂在基板上直接进行印刷来画出图案，接着用电解金属电镀该图案以提供有0.5-3μm厚的金属膜。按照该专利申请公开的方法，使精细的图案有牢固的粘接，而减小精细图案的薄膜电阻。虽然在该份专利申请的公开中说明了把这种方法应用于打印头，成象传感器和混合式集成电路，但是没有说明把这种方法用于设有功能元件及电子线路的基板设在上述真空容器中的自发射扁平显示器。下面说明用作自发射扁平显示器的一种扁平成象装置，它用多电子源来使荧光物质发亮。在电子物理无线电工程1965年第10期由M.I爱林森(M.I.Elinson)的报告中说明的一种普通的表面导电发射体已知是一种可以发射电子的具有简单结构的元件。该发射体应用一个原理也就是当平行于薄膜面，把电流供应到沉积在基板上的小尺寸的薄膜上时产生电子发射。已经公开过的表面导电发射体有爱林森提出的沉积SnO2薄膜的元件；带有沉积的金属膜的元件(在“固体薄膜”一书9，317(1972)中由G.Dittmer提出)；带有沉积的In2O3/SnO2薄膜的元件(在电气工程师协会会报，电子设备会议论文集P519(1975年)由M.Hartwell和C.G.Fonstad提出)和具有沉积的碳薄膜的元件(在“真空”杂志)26卷1期22页(1983)由Araki等人提出)。在附图说明图15中示出了一个上述的由Harwell等人提出的元件的结构来说明这种表面导电发射体的一个具体结构。在图15中，标号101表示绝缘的基板，标号102表示形成一个发射电子部分的薄膜，例如这是一个通过阴极真空喷镀沉积的H形金属氧化物薄膜。称为成形的导电处理(下面将说明)形成了电子发射部分103。通常，按照一般的制造表面导电发射体的方法，在发射电子前，称为成形的导电处理事先在薄膜102上进行形成一个电子发射部分，这样形成了电子发射部分103。更具体地说，成形是一个处理方法，其中把电压加到薄膜102的两端，使薄膜102局部破损、变形或耗蚀，这样提供了具有高电阻的电子发射部分103。在该电子发射部分103中，薄膜102的一部分破裂，在该破裂区附近发射出电子。美国专利5,066,883号公开了一种新的表面导电发射体，其中允许发射电子的颗粒分散和位于元件电极之间。这种电子发射体比普通的表面电子发射体可以更精确地控制电子发射部分的定位，使电子发射体可以更精确地布置。这种表面导电发射体的具体结构示于图16。图16中，标号201表示绝缘基板，标号202，203表示用于电连接的元件电极，标号204是由被分散和定位的电子发射颗粒材料制成的薄膜。作为表面导电体，在成对的电极202和203之间适当的电极间隔为0.01微米至100微米，而在薄膜204中电子发射部分的合适的薄层电阻为1×103Ω/□到1×109Ω/□。当应用上述表面导电发射体作为平板显示装置时，因为电子束是辐射的，要把它放在真空容器中。在真空容器中，有一个面板设置成在发射体上方基本与发射体垂直以提供一个电子发射装置。当把电压加到电极之间时，荧光物质被电子束辐照，使其发光，因而可把发射体用作扁平的显示装置。但是，当上述扁平显示装置的显示屏的尺寸增加，会出现下面的问题。特别，为了制造具有这种结构的表面导电发射体，在工件上沉积一功能性的薄膜，并在所形成的结构上进行图案成形。当使用照相平版印刷技术在例如40cm见方或更大尺寸的大的基板上制出精细的图案时，要求包括光刻机的大型的制造装置，使制造成本增加。另外，与用于硅半导体的光刻机不同，处理大尺寸基板的光刻机难以把图案处理尺寸定在4μm或更小，因为光学的极限及对每块基板要求较短的处理时间，因此难以制出要求很细的图案的显示装置。另外，对于约一米见方的大尺寸基板，难以增大制造装置本身的尺寸。即使可以提供能用于曝光的大型装置，对各基板的处理要更长的时间，也大大增加制造成本。作为处理电路的其它方法，可使用一种网板印刷方法，或使用一种用导电膏或绝缘膏来印刷图案，然后使得到的结构退火形成电极线路图案及绝缘层的方法。包括用印刷方法制出图案的方法可以用于比较大尺寸的基板，对各基板处理的时间比用照相平版印刷方法需要的时间短。但是，由于抗蚀印剂、导电膏或绝缘膏的流动性，空白区的产生，印刷图案的较差的转印，以及由印刷图案施加的压力，使印刷电路图案倾向变形。因此，要求有精确控制图案的仪器及操作技术来保持图案尺寸的高精度。当电路由印刷来形成，该线路的密度相对较低。当把表面放大及检查时，可发现它比较疏松。当把这种密度较低的线路用于上述自发射的扁平显示器时，由于具有这种线路的电路板放在真空容器中，会产生密度较低的电路吸气或排气的问题，由于排气使真空度改变的问题及显示性能变坏的问题。另外，为了增加扁平成象装置的显示屏的尺寸，设置在显示屏上的驱动线路的长度延长，与线路长度一致，在施加电压的一电极端和与它相对的电极端之间的线路电阻增加。根据线路电阻增加的量，会发生下面问题1)会发生相应施加的电压的压降，在连接元件之间施加的电压在线路两端是不同的，因此显示的光度不同，导致不均匀的图象。2)在传送元件驱动信号之间会有时间滞后，在连接元件提供一个驱动信号的时间在线路两端变化。因此，对于在大显示屏上的图象显示，显示一个画面的周期延长，显示图象不自然，看起来也不光滑。因此，必须考虑减小线路的电阻。因此本专利技术的一个目的是提供一种可解决上述现有技术中存在的问题的成象装置，和制造这种成象装置的方法。本专利技术的另一个目的是提供一种能限制密度较低的印刷电路的排气而防止显象性能变差的成象装置，和制造这种成象装置的方法。本专利技术的再一个目的是提供一种能减小线路电阻的成象装置和制造这种成象装置的方法。为实现本专利技术的上述目的，本专利技术提供了一种成象装置，包括设有功能元件及与功能元件连接的电子线路的第一基板，和具有要形成图象的区域的第二基板，其中第一基板和第二基板设置成相互相对，所述的第一基板和第二基板之间的空间保持在低压状态以便在第二基本文档来自技高网...

【技术保护点】
一种成象装置，包括： 第一基板，其上设有功能元件和与所述功能元件相连接的电子线路；和 第二基板，其上有形成图象的区域； 其中，所述第一和第二基板相互相对设置，所述第一和第二基板之间的空间保持在低压状态下以便在所述第二基板上的所述区域中形成一个图象，并且线路是先用印刷方法沉积再用电镀印刷图案的方法由薄片状的导电材料制成的。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金子哲也，长谷川光利，柳沢芳浩，田村美树，三道和宏，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP[日本]