像素电路和显示面板制造技术

本发明专利技术实施例公开了一种像素电路和显示面板，像素电路包括漏电抑制模块，漏电抑制模块包括第一双栅晶体管，第一双栅晶体管的中间节点通过第一耦合电容与初始化信号输入端电连接，因初始化信号输入端输入的电压恒定，始终为初始化电压，则第一耦合电容与初始化信号输入端连接的极板电压恒定，进而使得第一双栅晶体管关断时，第一耦合电容的与第一双栅晶体管的中间节点连接的极板电压也为定值，不会受到显示面板中其他信号跳变的影响，使得第一双栅晶体管中间节点的电位稳定，进而使得第一双栅晶体管的漏电流较小，改善驱动晶体管栅极的漏电，减小一帧内显示面板的亮度衰减，进而改善显示面板的闪烁现象，提高显示质量。提高显示质量。提高显示质量。

【技术实现步骤摘要】
像素电路和显示面板


[0001]本专利技术实施例涉及显示
，尤其涉及一种像素电路和显示面板。

技术介绍

[0002]随着显示技术的发展，对显示质量的要求也越来越高。
[0003]现有显示面板中通常包括多个像素电路，现有显示面板存在进行显示时容易出现闪烁现象，影响显示质量的问题。

技术实现思路

[0004]本专利技术提供一种像素电路和显示面板，以实现改善驱动晶体管栅极漏电的问题，减少显示面板的闪烁现象，提高显示质量。
[0005]第一方面，本专利技术实施例提供了一种像素电路，包括：驱动晶体管、第一初始化模块和漏电抑制模块；第一初始化模块用于在初始化阶段，将初始化信号输入端输入的初始化信号传输至发光器件的第一极；
[0006]漏电抑制模块与驱动晶体管的栅极电连接，漏电抑制模块包括第一双栅晶体管和第一耦合电容，第一双栅晶体管的中间节点通过第一耦合电容与初始化信号输入端电连接。
[0007]可选的，第一双栅晶体管包括第一子晶体管和第二子晶体管，第一子晶体管和第二子晶体管通过有源层串联，其中，第一子晶体管和第二子晶体管串联的公共节点作为第一双栅晶体管的中间节点。
[0008]可选的，初始化信号输入端与初始化信号线电连接，初始化信号线与串联第一子晶体管和第二子晶体管的有源层交叠形成第一耦合电容。
[0009]可选的，第一初始化模块包括第一初始化晶体管，第一初始化晶体管的栅极与第一扫描信号输入端电连接，第一初始化晶体管的第一极与初始化输入端电连接，第一初始化晶体管的第二极与发光器件的第一极电连接；漏电抑制模块的第一双栅晶体管作为像素电路的补偿晶体管；像素电路还包括数据写入晶体管、第一发光控制晶体管和第二发光控制晶体管；驱动晶体管的第一极通过第一发光控制晶体管与第一电源电压输入端电连接，驱动晶体管的第二极通过第二发光控制晶体管与发光器件的第一极电连接；补偿晶体管的第一栅极和第二栅极均与第二扫描信号输入端电连接，且补偿晶体管连接在驱动晶体管的栅极和驱动晶体管的第二极之间；数据写入晶体管的栅极与第二扫描信号输入端电连接，数据写入晶体管的第一极与数据电压输入端电连接，数据写入晶体管的第二极与驱动晶体管的第一极电连接。
[0010]可选的，像素电路还包括第二初始化模块，第二初始化模块包括第二双栅晶体管，第二双栅晶体管的第一栅极和第二栅极与第三扫描信号输入端电连接，第二双栅晶体管连接在初始化输入端与驱动晶体管的栅极之间；第二双栅晶体管包括第三子晶体管和第四子晶体管，第三子晶体管和第四子晶体管通过有源层串联连接；第一电源电压输入端与第一
电源线电连接，第三子晶体管和第四子晶体管之间的有源层与第一电源线交叠形成第二耦合电容。
[0011]第二方面，本专利技术实施例还提供了一种显示面板，包括第一方面的像素电路。
[0012]可选的，显示面板还包括沿第一方向延伸的多条初始化信号线、多条第一扫描信号线、多条第二扫描信号线和多条发光控制线，相邻两条发光控制信号线之间的区域内包括一条第一扫描信号线、一条初始化信号线和一条第二扫描信号线，且相邻两条发光控制信号线之间的区域内，在第二方向上，初始化信号线位于第一扫描信号线和第二扫描信号线之间；第二方向与第一方向相交。
[0013]可选的，显示面板包括层叠设置的有源层、第一金属层和第二金属层，其中第一扫描信号线和第二扫描信号线位于第一金属层，初始化信号线位于第二金属层；
[0014]第二扫描信号线包括沿第一方向延伸的第一主体部和多个第一凸出部，有源层包括沿第一方向延伸且与第一凸出部交叠的第一有源部，以及与第一有源部相接且沿第二方向延伸的第二有源部，第二有源部与第一主体部交叠；
[0015]第一凸出部与第一有源部交叠形成第一子晶体管，第一主体部与第二有源部交叠形成第二子晶体管；
[0016]初始化信号线包括沿第一方向延伸的第二主体部和在第二方向凸出主体部的第二凸出部，第二有源部与至少部分第二凸出部交叠；第一凸出部和第二凸出部的凸出方向相反；
[0017]优选的，沿第二方向，第二有源部延伸至第二主体部。
[0018]可选的，在相邻两发光控制信号线之间的区域内，第一方向上，第一初始化晶体管位于第二凸出部远离第一凸出部的一侧；
[0019]在第一方向上，第二子晶体管位于第一子晶体管和第一初始化晶体管之间。
[0020]可选的，显示面板还包括多个阵列排布的块状第一电极，沿第一方向上，第一初始化晶体管位于相邻两行第一电极之间；沿第二方向上，第一初始化晶体管位于相邻两列第一电极之间；
[0021]且第一方向上位于第i行和第i+1行第一电极之间，第二方向上位于第j列和第j+1列第一电极之间的第一初始化晶体管的第一极与第i行第j列的第一电极电连接，第二极与连接于第i+1行、第j+1列的第一电极的第二初始化晶体管电连接；其中i≥1，j≥1。
[0022]本专利技术实施例提供的像素电路和显示面板，通过设置像素电路包括漏电抑制模块，漏电抑制模块包括第一双栅晶体管，第一双栅晶体管的中间节点通过第一耦合电容与初始化信号输入端电连接，因初始化信号输入端输入的电压恒定，始终为初始化电压，则第一耦合电容与初始化信号输入端连接的极板电压恒定，进而使得第一双栅晶体管关断时，第一耦合电容的与第一双栅晶体管的中间节点连接的极板电压也为定值，不会受到显示面板中其他信号跳变的影响，使得第一双栅晶体管中间节点的电位稳定，进而使得第一双栅晶体管的漏电流较小，改善驱动晶体管栅极的漏电，减小一帧内显示面板的亮度衰减，进而改善显示面板的闪烁现象，提高显示质量。
附图说明
[0023]图1是本专利技术实施例提供的一种像素电路的结构示意图；
[0024]图2是本专利技术实施例提供的一种显示面板的结构示意图；
[0025]图3是本专利技术实施例提供的另一种像素电路的结构示意图；
[0026]图4是本专利技术实施例提供的一种像素电路的驱动时序图；
[0027]图5是本专利技术实施例提供的另一种像素电路的结构示意图；
[0028]图6是现有技术中显示面板的结构示意图；
[0029]图7是本专利技术实施例提供的显示面板中有源层和第一金属层的结构示意图；
[0030]图8是本专利技术实施例提供的显示面板中有源层、第一金属层层和第二金属层的结构示意图。
具体实施方式
[0031]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。
[0032]正如
技术介绍
中所述，现有显示面板存在进行显示时容易出现闪烁现象，影响显示质量的问题。经专利技术人研究发现，出现上述问题的原因在于，现有像素电路中包括驱动晶体管和与驱动晶体管栅极电连接的开关晶体管，开关晶体管的漏电流较大，使得驱动晶体管栅极的漏电较为严重，导致一帧内显示亮度衰减较大，导致显示面板出现闪烁。现本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：驱动晶体管、第一初始化模块和漏电抑制模块；所述第一初始化模块用于在初始化阶段，将初始化信号输入端输入的初始化信号传输至发光器件的第一极；所述漏电抑制模块与所述驱动晶体管的栅极电连接，所述漏电抑制模块包括第一双栅晶体管和第一耦合电容，所述第一双栅晶体管的中间节点通过所述第一耦合电容与所述初始化信号输入端电连接。2.根据权利要求1所述的像素电路，其特征在于，所述第一双栅晶体管包括第一子晶体管和第二子晶体管，所述第一子晶体管和所述第二子晶体管通过有源层串联，其中，所述第一子晶体管和所述第二子晶体管串联的公共节点作为所述第一双栅晶体管的中间节点。3.根据权利要求1或2所述的像素电路，其特征在于，所述初始化信号输入端与初始化信号线电连接，所述初始化信号线与串联所述第一子晶体管和所述第二子晶体管的有源层交叠形成第一耦合电容。4.根据权利要求1或2所述的像素电路，其特征在于，所述第一初始化模块包括第一初始化晶体管，所述第一初始化晶体管的栅极与第一扫描信号输入端电连接，所述第一初始化晶体管的第一极与所述初始化输入端电连接，所述第一初始化晶体管的第二极与所述发光器件的第一极电连接；所述漏电抑制模块的第一双栅晶体管作为所述像素电路的补偿晶体管；所述像素电路还包括数据写入晶体管、第一发光控制晶体管和第二发光控制晶体管；所述驱动晶体管的第一极通过所述第一发光控制晶体管与第一电源电压输入端电连接，所述驱动晶体管的第二极通过所述第二发光控制晶体管与所述发光器件的第一极电连接；所述补偿晶体管的第一栅极和第二栅极均与第二扫描信号输入端电连接，且所述补偿晶体管连接在所述驱动晶体管的栅极和所述驱动晶体管的第二极之间；所述数据写入晶体管的栅极与所述第二扫描信号输入端电连接，所述数据写入晶体管的第一极与数据电压输入端电连接，所述数据写入晶体管的第二极与驱动晶体管的第一极电连接。5.根据权利要求4所述的像素电路，其特征在于，还包括第二初始化模块，所述第二初始化模块包括第二双栅晶体管，所述第二双栅晶体管的第一栅极和第二栅极与第三扫描信号输入端电连接，所述第二双栅晶体管连接在所述初始化输入端与所述驱动晶体管的栅极之间；所述第二双栅晶体管包括第三子晶体管和第四子晶体管，所述第三子晶体管和所述第四子晶体管通过有源层串联连接；所述第一电源电压输入端与第一电源线电连接，所述第三子晶体管和所述第四子晶体管之间的有源层与所...

【专利技术属性】
技术研发人员：杨路路，曹培轩，朱杰，张露，胡思明，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：