低功率触发器电路制造技术

本文描述了用于触发器电路的方面。作为示例，这些方面可以包括第一传输门、第一锁存器、第二传输门和第二锁存器。第一锁存器可以包括第一反相器和第一逻辑门。第一逻辑门可以进一步包括第二反相器和至少一个压降部件。该压降部件可以是N沟道晶体管或P沟道晶体管。类似地，第二锁存器可以包括第三反相器和第二逻辑门。第二逻辑门可以进一步包括第四反相器和至少一个压降部件。少一个压降部件。少一个压降部件。

【技术实现步骤摘要】
【国外来华专利技术】低功率触发器电路

技术介绍

[0001]触发器可以指存储“高”值(功率高或逻辑为一)或“低”值(功率低或逻辑为零)的顺序电路。触发器可以存储取决于一个或多个输入信号的值的下一个值。通常，触发器可以包括数据、时钟、置位和/或复位输入信号。
[0002]数据(通常用“D”表示)输入信号典型地在接收到给定时钟沿时被记时到触发器中并出现在相反时钟沿上、在触发器输出处。置位(通常用“S”表示)和复位(通常用“R”表示)输入信号一般不被记时，这意味着当置位和复位信号变为活跃时(例如，走高)，存储的值立即改变，而不等待时钟沿的到来。活跃置位信号强制将存储的值(通常用“Q”表示)设为高，而不管先前存储的值。活跃复位信号强制将存储的值设为低，而不管先前存储的值。在置位/复位触发器(即具有置位和复位输入信号二者的触发器)中，置位和复位信号典型地受到限制，使得在任意给定时间处其中的至多一个可以是活跃的。由于触发器是现代数字设计的基本组成部分，因此始终需要将其功耗和面积最小化。提出一种新的触发器设计，该新的触发器设计与传统设计相比将减少其功耗和面积。
专利技术内容
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种触发器电路，包括：触发器数据输入端子和触发器输出端子；时钟端子，提供第一时钟信号和第二时钟信号，其中，所述第二时钟信号是所述第一时钟信号的反相；第一传输门，耦合在所述触发器数据输入端子和第一节点之间，其中所述第一传输门包括第一P沟道门极端子和第一N沟道门极端子，并且所述第一P沟道门极端子和所述第一N沟道门极端子分别连接至所述时钟端子和第二时钟端子；第一锁存器，耦合在所述第一节点和第二节点之间，其中，所述第一锁存器包括第一逻辑门，具有耦合至所述第一节点的第一输入端子和耦合至所述第二节点的第一输出端子，和第二逻辑门，具有耦合至所述第二节点的第二输入端子和耦合至所述第一节点的第二输出端子，并且其中所述第二逻辑门包括至少一个第一压降部件和第一反相器；第二传输门，耦合在所述第二节点和第三节点之间，其中所述第二传输门包括第二P沟道门极端子和第二N沟道端子，并且所述第二P沟道门极端子和所述第二N沟道端子分别连接至所述时钟端子和所述第二时钟端子；第二锁存器，耦合在所述第三节点和所述触发器输出端子之间，其中，所述第二锁存器包括第三逻辑门，具有耦合至所述第三节点的第三输入端子和耦合至所述触发器输出端子的第三输出端子，和第四逻辑门，具有耦合至所述触发器输出端子的第四输入端子和耦合至所述第三节点的第四输出端子，并且其中所述第四逻辑门包括至少一个第二压降部件和第二反相器。2.根据权利要求1所述的触发器电路，其中所述第一反相器的输入端子耦合至所述第二节点，并且其中所述第一反相器的输出端子耦合至所述第一节点。3.根据权利要求2所述的触发器电路，其中所述至少一个第一压降部件耦合在电源端子和所述第一反相器的电压端子之间。4.根据权利要求2所述的触发器电路，其中所述至少一个第一压降部件耦合在接地点和所述第一反相器的接地端子之间。5.根据权利要求1所述的触发器电路，其中所述至少一个第一压降部件包括P沟道晶体管，并且所述P沟道晶...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：小龙知识产权控股有限责任公司，
类型：发明
国别省市：