半导体装置制造方法及图纸

提供一种校正阈值电压来提高运算精确度的半导体装置。该半导体装置包括第一电流源电路及第二电流源电路，第二电流源电路具有与第一电流源电路相同的结构。第一电流源电路包括第一晶体管、第二晶体管、第一电容器及第一至第三节点。第一晶体管的第一端子与第一节点电连接，第一晶体管的背栅极与第二晶体管的第一端子及第一电容器的第一端子电连接。第一晶体管的栅极与第二节点电连接，第一电容器的第二端子与第一晶体管的第二端子电连接。第一电流源电路的第一节点与第一及第二电流源电路的第二节点电连接。通过对第一晶体管的背栅极写入校正电压，改变第一晶体管的阈值电压。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本说明书涉及半导体装置、其工作方法及制造方法等。例如，作为本专利技术的一个方式的
，可以举出半导体装置、存储装置、处理装置、摄像装置、开关电路(例如，电源开关、布线开关等)、显示装置(例如，液晶显示装置、有机电致发光显示等)、发光装置、照明装置、蓄电装置、输入装置等。此外，还可以举出其工作方法、制造方法及使用方法等。
技术介绍
作为可用于晶体管的半导体，金属氧化物受到关注。被称为“IGZO”等的In-Ga-Zn氧化物是多元系金属氧化物的典型例子。通过对IGZO的研究，发现了既不是单晶也不是非晶的CAAC(c-axisalignedcrystalline)结构及nc(nanocrystalline)结构(例如，非专利文献1)。有如下报告：沟道形成区域中包含金属氧化物半导体的晶体管(下面有时称为“氧化物半导体晶体管”或“OS晶体管”)具有极小的关态电流(例如，非专利文献1、2)。此外，使用OS晶体管的各种半导体装置(例如，非专利文献3、4)被制造。可以将OS晶体管的制造工序列入现有的Si晶体管的CMOS工序，并且OS晶体管可以层叠于Si晶体管(例如，非专利文献4)。此外，在专利文献1中公开了利用使用OS晶体管的存储单元进行积和运算。[先行技术文献][专利文献][专利文献1]日本专利申请公开第2017-168099号公报[非专利文献][非专利文献1]S.Yamazakietal.，“PropertiesofcrystallineIn-Ga-Zn-oxidesemiconductoranditstransistorcharacteristics，”Jpn.J.Appl.Phys.，vol.53，04ED18(2014).[非专利文献2]K.Katoetal.，“EvaluationofOff-StateCurrentCharacteristicsofTransistorUsingOxideSemiconductorMaterial，Indium-Gallium-ZincOxide，”Jpn.J.Appl.Phys.，vol.51，021201(2012).[非专利文献3]S.Amanoetal.，“LowPowerLCDisplayUsingIn-Ga-Zn-OxideTFTsBasedonVariableFrameFrequency，“SIDSymp.Dig.Papers，vol.41，pp.626-629(2010).[非专利文献4]T.Ishizuetal.，“EmbeddedOxideSemiconductorMemories：AKeyEnablerforLow-PowerULSI，”ECSTran.，vol.79，pp.149-156(2017).
技术实现思路
专利技术所要解决的技术问题晶体管的极性有n沟道型和p沟道型的两种类型。组合了n沟道型晶体管和p沟道型晶体管的电路被称为互补型电路、CMOS电路等。另一方面，只使用n沟道型晶体管或p沟道型晶体管的单一导电型晶体管的电路被称为单极性电路、单一导电型电路等。有时只使用n沟道型晶体管的电路被称为NMOS电路，只使用p沟道型晶体管的电路被称为PMOS电路。在Si晶体管中，可以根据掺杂在半导体层中的杂质的种类而选择n沟道型或p沟道型的极性。另一方面，例如，当使用包含铟的金属氧化物(例如，In氧化物)或包含锌的金属氧化物(例如，Zn氧化物)时，虽然可以制造n型半导体，但是从迁移率及可靠性的观点来看，难以制造p型半导体。因此，由OS晶体管构成的电路大多是n沟道型单极性电路。在构成单极性电路的情况下，会有晶体管个数增多的趋势，由此单极性电路的电路规模有时大于CMOS电路。此外，因为单极性电路中的晶体管个数多，所以有时电路本身的发热也变大，使得晶体管的特性发生变化。此外，因为单极性电路中的晶体管个数多，所以有时制造电路等时的晶体管的特性(尤其是，阈值电压等)的不均匀增多。本专利技术的一个方式的目的之一是提供一种作为单极性电路的半导体装置。此外，本专利技术的一个方式的目的之一是提供一种能够进行运算处理的半导体装置。此外，本专利技术的一个方式的目的之一是提供一种校正晶体管的阈值电压来提高运算精确度的半导体装置。此外，本专利技术的一个方式的目的之一是提供一种减轻环境温度影响的半导体装置。注意，本专利技术的一个方式的目的不局限于上述目的。上述列举的目的并不妨碍其他目的的存在。此外，其他目的是上面没有提到而将在下面的记载中进行说明的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上面没有提到的目的。此外，本专利技术的一个方式实现上述目的及其他目的中的至少一个目的。此外，本专利技术的一个方式并不需要实现所有的上述目的及其他目的。解决技术问题的手段(1)本专利技术的一个方式是一种半导体装置，包括第一电流源电路及第二电流源电路，第二电流源电路具有与第一电流源电路相同的结构，第一电流源电路包括第一至第四晶体管、第一电容器、第二电容器及第一至第三节点，第一晶体管的第一端子与第二晶体管的第一端子及第一节点电连接，第一晶体管的背栅极与第三晶体管的第一端子及第一电容器的第一端子电连接，第三晶体管的第二端子与第二节点电连接，第一晶体管的栅极与第三节点电连接，第一电容器的第二端子与第一晶体管的第二端子电连接，第二晶体管的栅极与第四晶体管的第一端子及第二电容器的第一端子电连接，第二电容器的第二端子与第二晶体管的第一端子电连接，第一电流源电路具有在第三晶体管处于导通状态时从第二节点向第一晶体管的背栅极写入第一校正电压来改变第一晶体管的阈值电压的功能及在第三晶体管处于截止状态时利用第一电容器保持第一晶体管的第二端子与背栅极之间的电压的功能，并且第一电流源电路的第一节点与第一电流源电路的第三节点及第二电流源电路的第三节点电连接。(2)此外，本专利技术的一个方式是一种半导体装置，包括第一电流源电路及第二电流源电路，第二电流源电路具有与第一电流源电路相同的结构，第一电流源电路包括第一至第五晶体管、第一电容器、第二电容器及第一至第五节点，第一晶体管的第一端子与第五晶体管的第一端子及第五节点电连接，第二晶体管的第一端子与第五晶体管的第二端子及第一节点电连接，第一晶体管的背栅极与第三晶体管的第一端子及第一电容器的第一端子电连接，第三晶体管的第二端子与第二节点电连接，第一晶体管的栅极与第三节点电连接，第一电容器的第二端子与第一晶体管的第二端子电连接，第五晶体管的栅极与第四节点电连接，第二晶体管的栅极与第四晶体管的第一端子及第二电容器的第一端子电连接，第二电容器的第二端子与第二晶体管的第一端子电连接，第一电流源电路具有在第三晶体管处于导通状态时从第二节点向第一晶体管的背栅极写入第一校正电压来改变第一晶体管的阈值电压的功能及在第三晶体管处于截止状态时利用第一电容器保持第一晶体管的第二端子与背栅极之间的电压的功能，第一电流源电路的第一节点与第一电流源电路的第四节点及第二电流源电路的第四节点电连接，并且第一电流源电本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n第一电流源电路及第二电流源电路，/n其中，所述第二电流源电路具有与所述第一电流源电路相同的结构，/n所述第一电流源电路包括第一至第四晶体管、第一电容器、第二电容器及第一至第三节点，/n所述第一晶体管的第一端子与所述第二晶体管的第一端子及所述第一节点电连接，/n所述第一晶体管的背栅极与所述第三晶体管的第一端子及所述第一电容器的第一端子电连接，/n所述第三晶体管的第二端子与所述第二节点电连接，/n所述第一晶体管的栅极与所述第三节点电连接，/n所述第一电容器的第二端子与所述第一晶体管的第二端子电连接，/n所述第二晶体管的栅极与所述第四晶体管的第一端子及所述第二电容器的第一端子电连接，/n所述第二电容器的第二端子与所述第二晶体管的第一端子电连接，/n所述第一电流源电路构成为：/n当所述第三晶体管处于导通状态时，从所述第二节点向所述第一晶体管的背栅极写入第一校正电压来改变所述第一晶体管的阈值电压；以及/n当所述第三晶体管处于截止状态时，利用所述第一电容器保持所述第一晶体管的第二端子与背栅极之间的电压，/n并且，所述第一电流源电路的所述第一节点与所述第一电流源电路的所述第三节点及所述第二电流源电路的所述第三节点电连接。/n...

【技术特征摘要】
【国外来华专利技术】20180531 JP 2018-1047361.一种半导体装置，包括：
第一电流源电路及第二电流源电路，
其中，所述第二电流源电路具有与所述第一电流源电路相同的结构，
所述第一电流源电路包括第一至第四晶体管、第一电容器、第二电容器及第一至第三节点，
所述第一晶体管的第一端子与所述第二晶体管的第一端子及所述第一节点电连接，
所述第一晶体管的背栅极与所述第三晶体管的第一端子及所述第一电容器的第一端子电连接，
所述第三晶体管的第二端子与所述第二节点电连接，
所述第一晶体管的栅极与所述第三节点电连接，
所述第一电容器的第二端子与所述第一晶体管的第二端子电连接，
所述第二晶体管的栅极与所述第四晶体管的第一端子及所述第二电容器的第一端子电连接，
所述第二电容器的第二端子与所述第二晶体管的第一端子电连接，
所述第一电流源电路构成为：
当所述第三晶体管处于导通状态时，从所述第二节点向所述第一晶体管的背栅极写入第一校正电压来改变所述第一晶体管的阈值电压；以及
当所述第三晶体管处于截止状态时，利用所述第一电容器保持所述第一晶体管的第二端子与背栅极之间的电压，
并且，所述第一电流源电路的所述第一节点与所述第一电流源电路的所述第三节点及所述第二电流源电路的所述第三节点电连接。


2.一种半导体装置，包括：
第一电流源电路及第二电流源电路，
其中，所述第二电流源电路具有与所述第一电流源电路相同的结构，
所述第一电流源电路包括第一至第五晶体管、第一电容器、第二电容器及第一至第五节点，
所述第一晶体管的第一端子与所述第五晶体管的第一端子及所述第五节点电连接，
所述第二晶体管的第一端子与所述第五晶体管的第二端子及所述第一节点电连接，
所述第一晶体管的背栅极与所述第三晶体管的第一端子及所述第一电容器的第一端子电连接，
所述第三晶体管的第二端子与所述第二节点电连接，
所述第一晶体管的栅极与所述第三节点电连接，
所述第一电容器的第二端子与所述第一晶体管的第二端子电连接，
所述第五晶体管的栅极与所述第四节点电连接，
所述第二晶体管的栅极与所述第四晶体管的第一端子及所述第二电容器的第一端子电连接，
所述第二电容器的第二端子与所述第二晶体管的第一端子电连接，
所述第一电流源电路构成为：
当所述第三晶体管处于导通状态时，从所述第二节点向所述第一晶体管的背栅极写入第一校正电压来改变所述第一晶体管的阈值电压；以及
当所述第三晶体管处于截止状态时，利用所述第一电容器保持所述第一晶体管的第二端子与背栅极之间的电压，
所述第一电流源电路的所述第一节点与所述第一电流源电路的所述第四节点及所述第二电流源电路的所述第四节点电连接，
并且，所述第一电流源电路的所述第五节点与所述第一电流源电路的所述第三节点及所述第二电流源电路的所述第三节点电连接。


3.根据权利要求2所述的半导体装置，
其中所述第一电流源电路包括第六晶体管，
所述第六晶体管的第一端子与所述第一晶体管的第一端子电连接，
并且所述第一电流源电路构成为在所述第五晶体管处于截止状态且所述第六晶体管处于导通状态时监测流过所述第一晶体管的第二端子与所述第六晶体管的第二端子之间的电流来根据所述电流而设定所述第一校正电压。


4.根据权利要求1至3中任一项所述的半导体装置，
还包括第一电路、第二电路及读出电路，
其中所述第一电路与所述第一电流源电路的所述第一节点电连接，
所述第二电路与所述第二电流源电路的所述第一节点电连接，
所述读出电路与所述第二电流源电路的所述第一节点电连接，
所述第一电路构成为从所述第一电流源电路的所述第一节点吸收第一电流或第二电流，
所述第二电路构成为从所述第二电流源电路的所述第一节点吸收第三电流或第四电流，
所述第一电流源电路的所述第二晶体管构成为在从所述第一电流源电路的所述第一节点吸...

【专利技术属性】
技术研发人员：小林英智，池田隆之，中川贵史，广濑丈也，胜井秀一，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本;JP