芯片外驱动器及动态随机存取存储器制造技术

本公开提供一种芯片外驱动器及动态随机存取存储器。该芯片外驱动器经配置以提供一驱动电流至一输出垫。该芯片外驱动器操作在一电源域中。该电源域工作在一最小系统电压和一最大系统电压下。该芯片外驱动器包括一推挽电路。该推挽电路耦接至该输出垫，并包括一电流源电路。该电流源电路包括一压控电流源。该压控电流源经配置以因应于一操作电压提供相对于该输出垫的一阻抗。该操作电压的范围在该最小系统电压和该最大系统电压之间。该操作电压的范围包括该最小系统电压及该最大系统电压。

【技术实现步骤摘要】
芯片外驱动器及动态随机存取存储器
本公开主张2019年7月9日申请的美国正式申请案第16/506,320号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。本公开涉及一种芯片外驱动器(off-chipdriver，OCD)和相关联的动态随机存取存储器(dynamicrandomaccessmemory，DRAM)，特别涉及一种包括电流源的芯片外驱动器。
技术介绍
半导体存储器元件可以是一存储元件，所述存储元件视需要存储数据或读取存储的数据。半导体存储器元件通常可以分类为随机存取存储器(randomaccessmemory，RAM)或只读存储器(readonlymemory，ROM)。随机存取存储器通常是易失性存储器元件，其在没有供电的情况下会遗失存储的数据。只读存储器通常是非易失性存储器元件，即使是在没有供电的情况下也能够保留存储的数据。随机存取存储器的类型包括动态随机存取存储器(dynamicrandomaccessmemory，DRAM)、静态随机存取存储器(staticrandomaccessmemory，SRAM)及诸如此类。只读存储器的类型包括可编程只读存储器(programmableROM，PROM)、可抹除可编程只读存储器(erasableprogrammableROM，EPROM)、快闪存储器(Flash)，或可电除可编程只读存储器(electricallyerasableprogrammableROM，EEPROM)等。半导体存储器元件通常是使用输出驱动器来将数据输出到外部电路。输出驱动器通常通过输出垫耦接至外部电路，而输出垫通常是公知的元件，能使用各种设计来实现。上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现思路
本公开提供一种芯片外驱动器。该芯片外驱动器经配置以提供一驱动电流至一输出垫。该芯片外驱动器操作在一电源域中。该电源域工作在一最小系统电压和一最大系统电压下。该芯片外驱动器包括一推挽电路。该推挽电路耦接至该输出垫，并包括一电流源电路。该电流源电路包括一压控电流源。该压控电流源经配置以因应于一操作电压提供相对于该输出垫的一阻抗。该操作电压的范围在该最小系统电压和该最大系统电压之间。该操作电压的范围包括该最小系统电压及该最大系统电压。在一些实施例中，该推挽电路的数量是一个。在一些实施例中，该压控电流源是一上拉式压控电流源，其中该推挽电路包括一上拉电路以及一下拉电路。该上拉电路耦接至该输出垫，其中该上拉电路经配置以接收该最大系统电压，该上拉电路包括该上拉式压控电流源。该下拉电路耦接至该输出垫，其中该下拉电路经配置以接收该最小系统电压，该下拉电路包括一下拉式压控电流源，该下拉式压控电流源的组态方式相同于该上拉式压控电流源的组态方式。在一些实施例中，当该上拉电路工作时，该上拉电路的该上拉式压控电流源从一第一电压节点提供一输出电流至该输出垫，该第一电压节点接收该最大系统电压，以及其中当该下拉电路工作时，该下拉电路的该下拉式压控电流源从该输出垫提供该输出电流至一第二电压节点，该第二电压节点接收该最小系统电压。在一些实施例中，该电流源电路还包括一电阻器。该电阻器耦接至该压控电流源，其中相对于该输出垫，该电阻器与该压控电流源串联连接。在一些实施例中，该压控电流源是一第一压控电流源，该电流源电路包括一第二压控电流源，该第二压控电流源的组态方式相同于该第一压控电流源的组态方式。该电流源电路包括一第一分支以及一第二分支。该第一分支包括该第一压控电流源。该第二分支包括该第二压控电流源。该第一压控电流源提供该驱动电流的主要部分，该第二压控电流源提供该驱动电流的少数部分。在一些实施例中，相对于该输出垫，该第一分支与该第二分支并联连接。在一些实施例中，该第一分支还包括一电阻器，其中相对于该输出垫，该电阻器和该第一压控电流源串联连接。在一些实施例中，该第二分支还包括一电阻器，其中相对于该输出垫，该电阻器和该第二压控电流源串联连接。在一些实施例中，该第一分支和该第二分支还分别包括一第一电阻器和一第二电阻器，其中相对于该输出垫，该第一电阻器和该第一压控电流源串联连接，并且其中相对于该输出垫，该第二电阻器和该第二压控电流源串联连接。在一些实施例中，该电流源电路还包括一主干，耦接至该第一分支和该第二分支，其中相对于该主干，该第一分支和该第二分支并联连接，其中该主干包括一电阻器。相对于该电阻器，该第一压控电流源和该第二压控电流源并联连接。在一些实施例中，该电阻器是一第三电阻器，其中该第一分支还包括一第一电阻器，其中相对于该第三电阻器，该第一电阻器和该第一压控电流源串联连接。在一些实施例中，该电阻器是一第三电阻器，其中该第二分支还包括一第二电阻器，其中相对于该第三电阻器，该第二电阻器和该第二压控电流源串联连接。在一些实施例中，该电阻器是一第三电阻器，其中该第一分支和该第二分支还分别包括一第一电阻器和一第二电阻器，其中相对于该第三电阻器，该第一压控电流源和该第一电阻器串联连接，并且其中相对于该第三电阻器，该第二电阻器和该第二压控电流源串联连接。在一些实施例中，该压控电流源包括一晶体管，该晶体管包括一栅极、一漏极和一源极，其中该栅极经配置以接收该操作电压，并且该漏极和该源极经配置以具有该输出电流流过于其上。本公开还提供一种动态随机存取存储器。该动态随机存取存储器包括一存储胞阵列、一感测放大器以及一芯片外驱动器。该感测放大器耦接至该存储胞阵列。该感测放大器经配置以基于存储在该存储胞阵列中的数据提供一输出数据。该芯片外驱动器耦接至该感测放大器，其中该芯片外驱动器操作在一电源域中，该电源域工作在一最小系统电压和一最大系统电压下，该芯片外驱动器经配置以提供一驱动电流至一输出垫，以及其中该芯片外驱动器经配置以驱动该输出数据。该芯片外驱动器包括一推挽电路，耦接至该输出垫。该推挽电路包括一电流源电路。该电流源电路包括一压控电流源，经配置以因应于一操作电压提供相对于该输出垫的一阻抗，其中该操作电压的范围在该最小系统电压和该最大系统电压之间。该操作电压的范围包括该最小系统电压及该最大系统电压。在一些实施例中，该推挽电路的数量是一个。在一些实施例中，该压控电流源是一上拉式压控电流源，其中该推挽电路包括一上拉电路以及一下拉电路。该上拉电路耦接至该输出垫，其中该上拉电路经配置以接收该最大系统电压，该上拉电路包括该上拉式压控电流源。该下拉电路耦接至该输出垫，其中该下拉电路经配置以接收该最小系统电压，该下拉电路包括一下拉式压控电流源，该下拉式压控电流源的组态方式相同于该上拉式压控电流源的组态方式。在一些实施例中，该电流源电路还包括一电阻器，耦接至该压控电流源，其中相对于该输出垫，该电阻器与该压控电流源串联连接。在一些实施例中，该压控电流源包括一晶体管，该晶体本文档来自技高网...

【技术保护点】
1.一种芯片外驱动器，该芯片外驱动器经配置以提供一驱动电流至一输出垫，该芯片外驱动器操作在一电源域中，该电源域工作在一最小系统电压和一最大系统电压下，该芯片外驱动器包括：/n一推挽电路，耦接至该输出垫，该推挽电路包括：/n一电流源电路，包括：/n一压控电流源，经配置以因应于一操作电压提供相对于该输出垫的一阻抗，其中该操作电压的范围在该最小系统电压和该最大系统电压之间，其中该操作电压的范围包括该最小系统电压及该最大系统电压。/n

【技术特征摘要】
20190709 US 16/506,3201.一种芯片外驱动器，该芯片外驱动器经配置以提供一驱动电流至一输出垫，该芯片外驱动器操作在一电源域中，该电源域工作在一最小系统电压和一最大系统电压下，该芯片外驱动器包括：
一推挽电路，耦接至该输出垫，该推挽电路包括：
一电流源电路，包括：
一压控电流源，经配置以因应于一操作电压提供相对于该输出垫的一阻抗，其中该操作电压的范围在该最小系统电压和该最大系统电压之间，其中该操作电压的范围包括该最小系统电压及该最大系统电压。


2.如权利要求1所述的芯片外驱动器，其中该推挽电路的数量是一个。


3.如权利要求1所述的芯片外驱动器，其中该压控电流源是一上拉式压控电流源，其中该推挽电路包括：
一上拉电路，耦接至该输出垫，其中该上拉电路经配置以接收该最大系统电压，该上拉电路包括该上拉式压控电流源；以及
一下拉电路，耦接至该输出垫，其中该下拉电路经配置以接收该最小系统电压，该下拉电路包括一下拉式压控电流源，该下拉式压控电流源的组态方式相同于该上拉式压控电流源的组态方式。


4.如权利要求3所述的芯片外驱动器，其中当该上拉电路工作时，该上拉电路的该上拉式压控电流源从一第一电压节点提供一输出电流至该输出垫，该第一电压节点接收该最大系统电压，以及其中当该下拉电路工作时，该下拉电路的该下拉式压控电流源从该输出垫提供该输出电流至一第二电压节点，该第二电压节点接收该最小系统电压。


5.如权利要求1所述的芯片外驱动器，其中该电流源电路还包括：
一电阻器，耦接至该压控电流源，其中相对于该输出垫，该电阻器与该压控电流源串联连接。


6.如权利要求1所述的芯片外驱动器，其中该压控电流源是一第一压控电流源，该电流源电路包括一第二压控电流源，该第二压控电流源的组态方式相同于该第一压控电流源的组态方式，该电流源电路包括：
一第一分支，包括该第一压控电流源；以及
一第二分支，包括该第二压控电流源，
其中该第一压控电流源提供该驱动电流的主要部分，该第二压控电流源提供该驱动电流的少数部分。


7.如权利要求6所述的芯片外驱动器，其中相对于该输出垫，该第一分支与该第二分支并联连接。


8.如权利要求6所述的芯片外驱动器，其中该第一分支还包括一电阻器，其中相对于该输出垫，该电阻器和该第一压控电流源串联连接。


9.如权利要求6所述的芯片外驱动器，其中该第二分支还包括一电阻器，其中相对于该输出垫，该电阻器和该第二压控电流源串联连接。


10.如权利要求6所述的芯片外驱动器，其中该第一分支和该第二分支还分别包括一第一电阻器和一第二电阻器，其中相对于该输出垫，该第一电阻器和该第一压控电流源串联连接，并且其中相对于该输出垫，该第二电阻器和该第二压控电流源串联连接。


11.如权利要求6所述的芯片外驱动器，其中该电流源电路还包括：
一主干，耦接至该...

【专利技术属性】
技术研发人员：吴昌庭，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71