处理器与内存间写阻塞式通信控制方法、部件、设备及介质技术

本发明专利技术公开了一种处理器与内存间写阻塞式通信控制方法、部件、设备及介质，本发明专利技术针对处理器需发往片外内存的访存请求以及来自片外内存的读响应分别进行不同处理：将读请求的目标地址存入存储表中并置为有效，发送至请求发送命令请求队列以排队发往片外内存；如果读响应包含不可纠错误，则往片外内存重发该读响应对应的读请求，否则将读响应的目标地址在存储表中置为无效，返回读响应；根据写请求的目标地址是否在存储表中选择是否阻塞该写请求，且在写请求的目标地址在存储表中变为无效的时候停止阻塞该写请求。本发明专利技术能够尽可能不影响系统性能、最大概率地容主处理器与片外内存之间的板间软错误。

【技术实现步骤摘要】
处理器与内存间写阻塞式通信控制方法、部件、设备及介质
本专利技术涉及高性能处理器，具体涉及一种处理器与内存间写阻塞式通信控制方法、部件、设备及介质。
技术介绍
在当前高性能处理器的主流设计中，处理器和片外内存之间都通过主板完成通信，最常见的方式为处理器遵循DDR协议发出包含内存地址的访存读写命令和写数据，通过主板传输至片外内容；片外内存遵循DDR协议将读响应数据经过主板返回至处理器。在DDR协议中，采用ODT(On-DieTermination,片内终结)等技术解决信号之间的串扰和反射，但是随着工艺的发展，降低的电源电压和高时钟频率加重了噪声源的作用，例如粒子撞击和串音，它们能引起传输数据的瞬时错误，即软错误(SOFTERROR)。当系统工作在恶劣工作环境下，板间通信软错误发生的概率将大幅增加。为容处理器与内存板之间的软错误，则需要设计容软错误的读请求重发机制。但是，读请求重发机制中，最重要的设计难点之一就是如何在重发请求的同时，不违背读写请求之间的相关性。具体而言，待重发读请求的目标地址所保存的内容数据，在初次读与首个重发读之间没有被本文档来自技高网...

【技术保护点】
1.一种处理器与内存间写阻塞式通信控制方法，其特征在于实施步骤包括：/n1)获取处理器需发往片外内存的访存请求以及来自片外内存的读响应，如果是读请求，则跳转执行步骤2)；如果是读响应，则跳转执行步骤3)；如果是写请求，则跳转执行步骤4)；/n2)将读请求的目标地址存入存储表中并置为有效，发送至请求发送命令请求队列以排队发往片外内存；跳转执行步骤1)；/n3)如果读响应包含不可纠错误，则往片外内存重发该读响应对应的读请求，否则将读响应的目标地址在存储表中置为无效，返回读响应；跳转执行步骤1)；/n4)根据写请求的目标地址是否在存储表中选择是否阻塞该写请求，且在写请求的目标地址在存储表中变为无效的...

【技术特征摘要】
1.一种处理器与内存间写阻塞式通信控制方法，其特征在于实施步骤包括：
1)获取处理器需发往片外内存的访存请求以及来自片外内存的读响应，如果是读请求，则跳转执行步骤2)；如果是读响应，则跳转执行步骤3)；如果是写请求，则跳转执行步骤4)；
2)将读请求的目标地址存入存储表中并置为有效，发送至请求发送命令请求队列以排队发往片外内存；跳转执行步骤1)；
3)如果读响应包含不可纠错误，则往片外内存重发该读响应对应的读请求，否则将读响应的目标地址在存储表中置为无效，返回读响应；跳转执行步骤1)；
4)根据写请求的目标地址是否在存储表中选择是否阻塞该写请求，且在写请求的目标地址在存储表中变为无效的时候停止阻塞该写请求；跳转执行步骤1)。


2.根据权利要求1所述的处理器与内存间写阻塞式通信控制方法，其特征在于，所述存储表包含多项，每项内容包括：有效位、读请求地址，有效位为1表示该项保存的读请求地址为有效地址；读请求地址为争夺读请求的地址，该读请求已经发往片外内存，但读响应还未返回或者存在错误正在重传。


3.根据权利要求2所述的处理器与内存间写阻塞式通信控制方法，其特征在于，所述存储表为内容可寻址存储器CAM。


4.根据权利要求1所述的处理器与内存间写阻塞式通信控制方法，其特征在于，步骤2)中将读请求的目标地址存入存储表中并置为有效的详细步骤包括：判断存储表是否有剩余项，有剩余项则将读请求的目标地址存入存储表的剩余项，并置为有效，并将剩余项的索引作为ID赋给该读请求；否则直接重新判断存储表是否有剩余项或者等待指定事件后再重新判断存储表是否有剩余项。


5.根据权利要求4所述的处理器与内存间写阻塞式通信控制方法，其特征在于，步骤3)的详细步骤包括：对读响应进行校...

【专利技术属性】
技术研发人员：张英，王蕾，王永文，周宏伟，邓让钰，杨乾明，励楠，冯权友，曾坤，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：湖南;43