一种基于收发组件检波标志信号处理的发射检波电路制造技术

本实用新型专利技术公开了一种基于收发组件检波标志信号处理的发射检波电路，通过设置检波控制终端、发射信号源、FPGA逻辑控制电路、DAC模块和射频通道，利用检波控制终端为FPGA逻辑控制电路和射频通道提供发射检波控制信号，发射信号源为FPGA逻辑控制电路和DAC模块提供发射检波的信号源；然后，射频通道根据接收的发射检波控制信号对发射信号进行检波并输出，同时在射频输出时向FPGA逻辑控制电路反馈检波标志信号；最后利用FPGA逻辑控制电路根据接收的发射检波控制信号、信号源以及检波标志信号输出检波结果。本实用新型专利技术在射频通道的基础上，配备检波控制设备、DAC模块和FPGA逻辑控制电路。旨在解决现有技术中存在的信号在收发组件上发射成功的判断精度不高的技术问题。

【技术实现步骤摘要】
一种基于收发组件检波标志信号处理的发射检波电路
本专利技术涉及通信领域，尤其涉及一种基于收发组件检波标志信号处理的发射检波电路。
技术介绍
收发组件在进行正常的发射操作时，需要知道是否真正将信号发射出去，检波(振幅解调)就是振幅调制的逆过程，通过检波操作就可以知道信号是否通过天线发射了出去。目前实现检波的电路均为模拟电路，检波电路主要由三部分组成，分别是：高频已调信号源、非线性器件、RC低通滤波器。这种检波器的输出会依赖于信号的振幅(没有一个确定的门限)，而收发组件正常发射时，所调取的波位信号的幅度也是不确定的，如果仅仅依靠这种检波器的输出来判别，则虚警率会较高。因此，如何提高信号在收发组件上发射成功的判断精度，是一个亟需解决的技术问题。上述内容仅用于辅助理解本专利技术的技术方案，并不代表承认上述内容是现有技术。
技术实现思路
本专利技术的主要目的在于提供一种基于收发组件检波标志信号处理的发射检波电路，旨在解决现有技术中存在的信号在收发组件上发射成功的判断精度不高的技术问题。为实现上述目的，本专利技术提出一种本文档来自技高网...

【技术保护点】
1.一种基于收发组件检波标志信号处理的发射检波电路，其特征在于，所述发射检波电路包括：检波控制终端、发射信号源、FPGA逻辑控制电路、DAC模块和射频通道；所述检波控制终端的第一输出端连接射频通道的控制信号输入端，所述检波控制终端的第二输出端连接FPGA逻辑控制电路的控制信号输入端；所述发射信号源的第一输出端连接FPGA逻辑控制电路的发射信号输入端，所述发射信号源的第二输出端连接DAC模块的发射信号输入端；所述DAC模块的发射信号输出端连接射频通道的发射信号输入端；所述射频通道的第一输出端连接FPGA逻辑控制电路的检波标志信号输入端；其中：/n所述检波控制终端为FPGA逻辑控制电路和射频通道提...

【技术特征摘要】
1.一种基于收发组件检波标志信号处理的发射检波电路，其特征在于，所述发射检波电路包括：检波控制终端、发射信号源、FPGA逻辑控制电路、DAC模块和射频通道；所述检波控制终端的第一输出端连接射频通道的控制信号输入端，所述检波控制终端的第二输出端连接FPGA逻辑控制电路的控制信号输入端；所述发射信号源的第一输出端连接FPGA逻辑控制电路的发射信号输入端，所述发射信号源的第二输出端连接DAC模块的发射信号输入端；所述DAC模块的发射信号输出端连接射频通道的发射信号输入端；所述射频通道的第一输出端连接FPGA逻辑控制电路的检波标志信号输入端；其中：
所述检波控制终端为FPGA逻辑控制电路和射频通道提供发射检波控制信号；所述发射信号源为FPGA逻辑控制电路和DAC模块提供发射检波的信号源；
所述射频通道根据接收的发射检波控制信号对发射信号进行检波并射频输出，或者对接收信号进行射频输入；同时在射频输出时向FPGA逻辑控制电路反馈检波标志信号；
所述FPGA逻辑控制电路连接DAC模块的控制端为其提供时钟信号和控制信号，同时，FPGA逻辑控制电路根据接收的发射检波控制信号、信号源以及检波标志信号输出检波结果。


2.如权利要求1所述的一种基于收发组件检波标志信号处理的发射检波电路，其特征在于，所述射频通道包括射频发射通道、射频接收通道、射频状态开关电路、射频电源开关电路和第一电源；其中，所述射频发射通道的输出端和射频接收通道的输入端接收发天线，通过射频状态开关电路控制射频发射通道和射频接收通道的接入；所述射频电源开关电...

【专利技术属性】
技术研发人员：谭尊林，曹徵鉴，何恒志，徐克兴，
申请(专利权)人：成都九洲迪飞科技有限责任公司，
类型：新型
国别省市：四川;51