模数转换器决策控制制造技术

本申请的实施例涉及模数转换器决策控制。一种模数转换器ADC(100)包含电容性数模转换器CDAC(102)、比较器(106)和逐次逼近寄存器SAR控制电路(108)。所述比较器(106)耦合到所述CDAC(102)的输出。所述SAR控制电路(108)耦合到所述比较器(106)的输出和所述CDAC的输入。所述SAR控制电路(108)包含触发器。所述触发器包含时钟输入端子、数据输入端子和输出。所述时钟输入端子耦合到所述比较器的所述输出。所述数据输入端子耦合到恒定电压源。所述触发器可以包含耦合到SAR状态电路的使能输入端子。所述输出耦合到所述CDAC(102)。

【技术实现步骤摘要】
模数转换器决策控制
本申请的实施例涉及模数转换器决策控制。
技术介绍
各种模数数据转换器和转换技术可用于将电信号从模拟域转换为数字域。通常，模数转换的过程包含对模拟信号进行采样以及将采样的模拟信号与阈值进行比较。根据比较结果记录二进制结果。将样本与阈值进行比较的过程可以重复多次，其中每次连续比较使用不同的阈值和样本的残留。迭代次数通常影响任何结果的噪声级以及最终数字信号的分辨率。逐次逼近寄存器(SAR)转换器是模数转换器(ADC)的一个实例。SARADC对最佳对应于模拟信号的电压的数字值执行二进制搜索。在SARADC中，将电压输入与电压基准的一半进行比较。如果电压输入大于电压基准的一半，那么在寄存器中存储逻辑‘1’。可替换地，如果电压输入小于电压基准的一半，那么在寄存器中存储逻辑‘0’。接下来，如果先前的比较指示电压输入大于电压基准的一半，那么将电压输入与电压基准的四分之三进行比较。同样，在比较指示大于条件的情况下，则在寄存器中存储逻辑‘1’。相反，如果比较指示小于条件，则在寄存器中存储逻辑‘0’。可替换地，如果先前比较指示电压输入小于本文档来自技高网...

【技术保护点】
1.一种模数转换器ADC，其包括：/n电容性数模转换器CDAC；/n比较器，其耦合到所述CDAC的输出；以及/n逐次逼近寄存器SAR控制电路，其耦合到所述比较器的输出和所述CDAC的输入，所述SAR控制电路包括：/n触发器，其包括：/n时钟输入端子，其耦合到所述比较器的所述输出；/n数据输入端子，其耦合到恒定电压源；以及/n输出，其耦合到所述CDAC。/n

【技术特征摘要】
20190627 US 16/454,3351.一种模数转换器ADC，其包括：
电容性数模转换器CDAC；
比较器，其耦合到所述CDAC的输出；以及
逐次逼近寄存器SAR控制电路，其耦合到所述比较器的输出和所述CDAC的输入，所述SAR控制电路包括：
触发器，其包括：
时钟输入端子，其耦合到所述比较器的所述输出；
数据输入端子，其耦合到恒定电压源；以及
输出，其耦合到所述CDAC。


2.根据权利要求1所述的ADC，其中：
所述触发器为第一触发器；
所述恒定电压源为第一恒定电压源；且
所述SAR控制电路包括：
第二触发器，其包括：
时钟输入端子，其耦合到所述比较器的多个输出；
数据输入端子，其耦合到第二恒定电压源；以及
输出，其耦合到所述CDAC。


3.根据权利要求2所述的ADC，其中所述SAR控制电路包括时钟产生电路，所述时钟产生电路包括：
第一输入，其耦合到所述比较器的第一输出；
第二输入，其耦合到所述比较器的第二输出；以及
输出，其耦合到所述第二触发器的所述时钟输入端子。


4.根据权利要求2所述的ADC，其中所述SAR控制电路进一步包括：
第一选择电路，其包括：
第一输入，其耦合到所述第一触发器的所述输出；
第二输入，其耦合到所述第二触发器的所述输出；
第三输入，其耦合到第二选择电路；以及
输出，其耦合到所述CDAC。


5.根据权利要求4所述的ADC，其中所述SAR控制电路进一步包括：
第三选择电路，其包括：
第一输入，其耦合到所述第一触发器的所述输出；
第二输入，其耦合到所述第二触发器的所述输出；
第三输入，其耦合到第四选择电路；以及
输出，其耦合到所述CDAC。


6.根据权利要求1所述的ADC，其中：
所述触发器为第一触发器；
所述恒定电压源为第一恒定电压源；
所述第一触发器的所述输出耦合到所述CDAC的第一输入；
所述第一触发器的所述时钟输入端子耦合到所述比较器的第一输出；且
所述SAR控制电路包括第二触发器，所述第二触发器包括：
时钟输入端子，其耦合到所述比较器的第二输出；
数据输入端子，其耦合到第二恒定电压源；以及
输出，其耦合到所述CDAC的第二输入。


7.根据权利要求6所述的ADC，其中所述SAR控制电路进一步包括：
第一选择电路，其包括：
第一输入，其耦合到所述第一触发器的所述输出；
第二输入，其耦合到SAR状态电路；
输出，其耦合到所述CDAC的所述第一输入；以及
第二选择电路，其包括：
第一输入，其耦合到所述第二触发器的所述输出；
第二输入，其耦合到所述SAR状态电路；以及
输出，其耦合到所述CDAC的所述第二输入。


8.一种电容性数模转换器CDAC电路，其包括：
CDAC，其包括：
多个电容器；以及
多个开关，其耦合到所述电容器；以及
控制电路，其耦合到所述CDAC，并且包括：
触发器，其包括：
时钟输入端子，其耦合到比较器的输出；
数据输入端子，其耦合到恒定电压源；以及
输出，其耦合到所述开关中的第一个。


9.根据权利要求8所述的CDAC电路，其中：
所述触发器为第一触发器；
所述恒定电压源为第一恒定电压源；且
所述控制电路包括：
第二触发器，其包括：
时钟输入端子，其耦合到所述比较器的多个输出；
数据输入端子，其耦合到第二恒定电压源；以及
输出，其耦合到所述CDAC。


10.根据权利要求9所述的CDAC电路，其中所述控制电路包括时钟产生电路，所述...

【专利技术属性】
技术研发人员：R·维什威士瓦拉，P·K·巴斯卡尔，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US