一种基于FPGA软核的缓存系统及方法技术方案

本发明专利技术公开了一种基于FPGA软核的缓存系统及方法，系统包括设于FPGA内的数据FIFO单元、消息FIFO单元以及用于输入输出数据的主机，还包括设于FPGA外部的片外RAM单元；数据FIFO单元负责数据信号的缓存传输以及发送请求信号，该单元包括分别完成读数据、写数据的读FIFO单元和写FIFO单元；消息FIFO用于获取并传输请求信号，以控制片外RAM、读FIFO单元以及写FIFO单元动作；片外RAM用于写入并缓存写FIFO单元输出的数据，并将数据传输至读FIFO单元。本发明专利技术设有三个缓存单元，利用了三缓存架构的优势，优化了数据信号和消息信号的传输结构，充分使用了架构中的三个FIFO缓存器单元，提升了缓存模块的工作速率，优化了工作效率，能够有效降低开发时的开发难度，减少了开发周期。

【技术实现步骤摘要】
一种基于FPGA软核的缓存系统及方法
本专利技术涉及一种基于FPGA软核的缓存系统及方法，属于FPGA嵌入式系统领域。
技术介绍
当今随机存储器(RAM)技术已经广泛应用于我们生活的方方面面，无论是手机、电脑还是小型的嵌入式设备都离不开它的身影。从最早的DRAM、SDRAM作为内存，到现如今桌面端的DDR4SDRAM以及移动端的LPDDR5普及，其技术的发展也是日新月异。FPGA内部也配置有RAM资源，以FPGA作为开发平台时，常常将FPGA内部RAM与片外RAM配合起来使用，以取得更高的工作效率。FIFO正是由FPGA片内RAM通过IP软核配置而来，属于IP软核的一种。在处理数据跨时钟域传输问题时，异步双口FIFO作为缓存是经常使用的工具。传统的FPGA数据跨时钟缓存系统，是两个双口异步FIFO配合一个片外RAM完成缓存功能，是一种双缓存器架构。但由于片外RAM控制协议复杂，结合FIFO使用时，数据信号和消息信号繁多，因此造成开发周期长、开发难度大。
技术实现思路
专利技术目的：本专利技术旨在提供一种逻辑简单、工作本文档来自技高网...

【技术保护点】
1.一种基于FPGA软核的缓存系统，其特征在于，包括设于FPGA内的数据FIFO单元、消息FIFO单元以及用于输入输出数据的主机，还包括设于FPGA外部的片外RAM单元；所述数据FIFO单元负责数据信号的缓存传输以及发送请求信号，该单元包括分别完成读数据、写数据的读FIFO单元和写FIFO单元；所述消息FIFO用于获取并传输请求信号，以控制片外RAM、读FIFO单元以及写FIFO单元动作；所述片外RAM用于写入并缓存写FIFO单元输出的数据，并将数据传输至读FIFO单元。/n

【技术特征摘要】
1.一种基于FPGA软核的缓存系统，其特征在于，包括设于FPGA内的数据FIFO单元、消息FIFO单元以及用于输入输出数据的主机，还包括设于FPGA外部的片外RAM单元；所述数据FIFO单元负责数据信号的缓存传输以及发送请求信号，该单元包括分别完成读数据、写数据的读FIFO单元和写FIFO单元；所述消息FIFO用于获取并传输请求信号，以控制片外RAM、读FIFO单元以及写FIFO单元动作；所述片外RAM用于写入并缓存写FIFO单元输出的数据，并将数据传输至读FIFO单元。


2.根据权利要求1所述的基于FPGA软核的缓存系统，其特征在于，所述读FIFO单元和写FIFO单元为双口异步FIFO。


3.根据权利要求1所述的基于FPGA软核的缓存系统，其特征在于，所述消息FIFO单元为双口同步FIFO。


4.根据权利要求1所述的基于FPGA软核的缓存系统，其特征在于，还包括RAM控制器，用于接收请求信号，并控制写FIFO单元写入数据至片外RAM，及控制读FIFO单元将缓存数据从片外RAM中读出。


5.根据权利要求1所述的基于FPGA软核的缓存系统，其特征在于，还包括内存状态管理机，用于接收消息FIFO单元发送的请求信...

【专利技术属性】
技术研发人员：葛化敏，艾华，叶子依，冯宇彤，祝天培，梁静迎，
申请(专利权)人：南京信息工程大学，
类型：发明
国别省市：江苏;32