卷积交织器、卷积交织方法、卷积解交织器及卷积解交织方法技术

时间交织器中包含的进行卷积交织的卷积交织器具备：第1开关，将卷积交织器的输入的连接目的地向多个分支中的某个分支的一端切换；FIFO存储器，设在多个分支中的除了一个分支以外的一部分的分支中，在该一部分的分支间个数相互不同；第2开关，将卷积交织器的输出的连接目的地向多个分支中的某个分支的另一端切换；第1及第2开关在与每1个帧的代码字的数量相等的多个数据单元已通过的情况下对上述连接目的地进行切换，该连接目的地的切换通过按照顺序地重复多个分支来进行连接目的地的分支。

【技术实现步骤摘要】
卷积交织器、卷积交织方法、卷积解交织器及卷积解交织方法本申请是2015年09月10日提出的专利技术名称为“时间交织器和时间解交织器、以及时间交织方法和时间解交织方法”的中国专利申请201580013616.5的分案申请。
本专利技术涉及数字通信领域，更详细地讲，涉及将多个数据单元进行时间交织(interleave)的时间交织器及与其对应的时间解交织器等。
技术介绍
以往，已知有在具备使用准循环低密度奇偶校验码(quasi－cycliclow－densityparity－checkcode：QCLDPC码)和正交振幅调制(quadratureamplitudemodulation：QAM)的比特交织编码调制(bit－interleavedcodingandmodulation：BICM)编码器的发送机中，将由该BICM编码器生成的多个数据单元进行时间交织的时间交织器，以及接收机中的与该时间交织器对应的时间解交织器。作为这样的时间交织器及与其对应的时间解交织器，例如有在DVB－NGH的标准书(非专利文献1)中记载的进行组合了块交织(blockinterleaving)和卷积交织(convolutionalinterleaving)的混合交织的混合交织器、以及与其对应的混合解交织器。现有技术文献专利文献专利文献1：WO2010/061184非专利文献非专利文献1：DVB－NGHspecificationDVBBlueBookA160(DraftETSIEN303105)“DigitalVideoBroadcasting(DVB)；NextGenerationbroadcastingsystemtoHandheldphysicallayerspecification(DVB－NGH)”,November2012非专利文献2：DVB－T2implementationguidelinesETSITS102831“DigitalVideoBroadcasting(DVB)；Implementationguidelinesforasecondgenerationdigitalterrestrialtelevisionbroadcastingsystem(DVB－T2)”,v1.2.1,August2012非专利文献3：DVB－C2specificationETSIEN302769“DigitalVideoBroadcasting(DVB)；Framestructurechannelcodingandmodulationforasecondgenerationdigitaltransmissionsystemforcablesystems(DVB－C2)”,v1.2.1,April2011
技术实现思路
有关本专利技术的一个方式的时间交织器，是对多个数据单元进行包括卷积交织的时间交织的时间交织器，进行上述卷积交织的卷积交织器具备：第1开关，将该卷积交织器的输入的连接目的地向与配置被交织的数据单元的交织单元的数量相等的多个分支中的某个分支的一端切换；FIFO(firstin，firstout)存储器，设在上述多个分支中的除了一个分支以外的一部分分支中，并且在该一部分的分支间个数相互不同；第2开关，将该卷积交织器的输出的连接目的地向上述多个分支中的某个分支的另一端切换；上述第1开关在与每1个帧的代码字的数量相等的多个数据单元已通过的情况下对上述连接目的地进行切换，该连接目的地的切换通过按顺序地重复上述多个分支来进行连接目的地的分支；上述第2开关在与每1个帧的代码字的数量相等的多个数据单元已通过的情况下对上述连接目的地进行切换，该连接目的地的切换通过按顺序地重复上述多个分支来进行连接目的地的分支。附图说明图1是表示包括比特交织编码调制的发送机侧的通信电路的一结构例的框图。图2是表示向时间交织器输入的数据的逻辑性表现的概略的一例的图。图3A是表示遵循DVB－NGH的标准书的时间交织器的逻辑性的一动作例的概略的图。图3B是表示遵循DVB－NGH的标准书的时间交织器的逻辑性的一动作例的概略的图。图3C是表示遵循DVB－NGH的标准书的时间交织器的逻辑性的一动作例的概略的图。图4A是表示遵循DVB－NGH的标准书的时间解交织器的逻辑性的一动作例的概略的图。图4B是表示遵循DVB－NGH的标准书的时间解交织器的逻辑性的一动作例的概略的图。图4C是表示遵循DVB－NGH的标准书的时间解交织器的逻辑性的一动作例的概略的图。图5是表示有关本专利技术的实施方式的时间交织器的一安装例的结构的框图。图6A是表示图5的列－行块交织器的一动作例的概略的图。图6B是表示图5的块交织器的一动作例的概略的图。图6C是表示图5的块交织器的另一动作例的概略的图。图6D是表示图5的块交织器的又一动作例的概略的图。图6E是表示图5的卷积交织器的输入侧的开关的一动作例的概略的图。图6F是表示图5的卷积交织器的输入侧的开关的一动作例的概略的图。图6G是表示图5的卷积交织器的一动作例的概略的图。图7是表示与图5的时间交织器对应的时间解交织器的一安装例的结构的框图。图8是表示本专利技术的实施方式的块交织器的一安装例的概略的图。图9是表示模拟结果的概略的图。图10是表示有关本专利技术的实施方式的时间交织器的另一安装例的结构的框图。图11是表示与图10的时间交织器对应的时间解交织器的一安装例的结构的框图。具体实施方式<<专利技术者们的研究事项>>在DVB－NGH的标准书(非专利文献1)中，只是记载了时间交织的多个数据单元(cell)的发送次序(sequence)，并没有记载生成该发送次序的实际的方法。本专利技术将公开时间交织器及与其对应的时间解交织器的具体安装方法及装置。另外不言而喻，本专利技术的应用对象并不限定于例如基于DVB－NGH的广播，编码方式并不限定于使用QCLDPC码的编码方式，调制方式并不限定于QAM。图1是表示包括比特交织编码调制(bit－interleavedcodingandmodulation：BICM)的发送机侧的通信电路的一结构例的框图。发送机100具备输入处理单元110、BICM编码器120、时间交织器130、调制器140、RF(radiofrequency：射频)前端(frontend)150和天线160。输入处理单元110将输入比特改变形式，成为被称作基带帧的规定长的块。BICM编码器120将基带帧分别变换为多个复数值的数据单元并输出。多个复数值的数据单元还被至少包括时间交织器130、调制器140及RF前端150的电路处理。时间交织器130对BICM编码器120的输出执行时间交织并输出。调制器140对时间交织器130的输出进行例如使用正交频分复用(ort本文档来自技高网...

【技术保护点】
1.一种卷积交织器，是对多个数据单元进行交织的卷积交织器，其中，具备：/n输入端子，所述多个数据单元从块交织器输入到该输入端子，所述块交织器包括矩阵，所述矩阵具有N列且用于块交织；/n输出端子，输出所述多个数据单元，使得所述多个数据单元分别被分类到M个交织单元中的某一个；/n卷积延迟电路，具备M个分支和使多个数据单元延迟的多个FIFO寄存器，第M’个分支中设置的所述多个FIFO寄存器的数量为M’-1，M’为1到M的整数，所述FIFO寄存器即为先进先出寄存器；/n第1开关，设置在所述输入端子与所述卷积延迟电路之间；以及/n第2开关，设置在所述卷积延迟电路与所述输出端子之间，/n所述第1开关和所述第2开关分别与所述M个分支中的同一分支连接，使得所述输入端子和所述输出端子经由所述同一分支而连接，/n当在所述第1开关和所述第2开关分别与第L个分支连接的期间中N个数据单元被输入到所述输入端子时，所述第1开关和所述第2开关分别与第L+1个分支或第1个分支连接，L为1到M的整数。/n

【技术特征摘要】
20140929 EP 14186891.9;20150901 JP 2015-1718351.一种卷积交织器，是对多个数据单元进行交织的卷积交织器，其中，具备：
输入端子，所述多个数据单元从块交织器输入到该输入端子，所述块交织器包括矩阵，所述矩阵具有N列且用于块交织；
输出端子，输出所述多个数据单元，使得所述多个数据单元分别被分类到M个交织单元中的某一个；
卷积延迟电路，具备M个分支和使多个数据单元延迟的多个FIFO寄存器，第M’个分支中设置的所述多个FIFO寄存器的数量为M’-1，M’为1到M的整数，所述FIFO寄存器即为先进先出寄存器；
第1开关，设置在所述输入端子与所述卷积延迟电路之间；以及
第2开关，设置在所述卷积延迟电路与所述输出端子之间，
所述第1开关和所述第2开关分别与所述M个分支中的同一分支连接，使得所述输入端子和所述输出端子经由所述同一分支而连接，
当在所述第1开关和所述第2开关分别与第L个分支连接的期间中N个数据单元被输入到所述输入端子时，所述第1开关和所述第2开关分别与第L+1个分支或第1个分支连接，L为1到M的整数。


2.根据权利要求1所述的卷积交织器，其中，
所述M个交织单元设置于设置有多个数据单元的1个帧。


3.一种卷积交织方法，是对多个数据单元进行交织的卷积交织方法，其中，包括：
用矩阵重新排列所述多个数据单元的步骤，所述矩阵用于块交织且具有N列；
在重新排列所述多个数据单元后，经由第1开关，将所述多个数据单元输入到卷积延迟电路的步骤，所述卷积延迟电路具备M个分支和使多个数据单元延迟的多个FIFO寄存器，第M’个分支中设置的所述多个FIFO寄存器的数量为M’-1，M’为1到M的整数，所述FIFO寄存器即为先进先出寄存器；以及
从所述卷积延迟电路经由第2开关输出所述多个数据单元，使得所述多个数据单元分别被分类到M个交织单元中的某一个的步骤，
所述第1开关和所述第2开关分别与所述M个分支中的同一分支连接，
当在所述第1开关和所述第2开关分别与第L个分支连接的期间中N个数据单元被输入到所述卷积延迟电路时，所述第1开关和所述第2开关分别与第L+1个分支或第1个分支连接，L为1到M的整数。


4.根据权利要求3所述的卷积交织方法，其中，
所述M个交织单元设置于设置有多个数据单元的1个帧。


5.一种卷积交织器，是进行卷积交织的卷积交织器，其中，具备：
第1开关，将所述卷积交织器的输入端子的第1连接目的地切换为与配置被交织的数据单元的交织单元的数量相等的多个分支中的某一个分支的一端；
多个FIFO寄存器，设置在所述多个分支中的除了第1分支以外的一部分分支，且在所述多个分支间个数相互不同，而且在更下位的各分支附加有附加的FIFO寄存器，所述FIFO寄存器即为先进先出寄存器；以及
第2开关，将所述卷积交织器的输出端子的第2连接目的地切换为所述多个分支中的某一个分支的另一端，
所述第1开关在与每1个帧的代码字的数量相等的多个数据单元已通过的情况下，通过在所述多个分支中按顺序反复切换与所述第1连接目的地对应的分支，来切换所述输入端子的所述第1连接目的地，
所述第2开关在与每1个帧的代码字的数量相等的多个数据单元已通过的情况下，通过在所述多个分支中按顺序反复切换与所述第2连接目的地对应的分支，来切换所述输出端子的...

【专利技术属性】
技术研发人员：P·克伦纳尔，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：日本;JP