低码率译码器制造技术

本实用新型专利技术公开了一种低码率译码器，包括变量节点处理单元、校验节点处理单元、变量节点信息存储模块、校验节点信息存储模块，译码控制模块和译码输出单元等。本实用新型专利技术提供的低码率译码器能基于FPGA实现，其具有高速、高纠错能力等优点，最大工作频率可达235.76MHz、吞吐量可达225.54Mb/s，可以有效的提高超晶格密钥分发系统中纠错过程的速率，提高整个超晶格密钥分发系统的密钥分发速率，使超晶格密钥分发系统在安全素描(secure sketch)过程中拥有高纠错能力，从而很好的满足超晶格密钥分发系统在安全素描过程中特殊通信信道对纠错能力的要求。

【技术实现步骤摘要】
低码率译码器
本技术涉及一种译码器，特别涉及一种基于FPGA实现的高速、具有高纠错能力的低码率译码器及其用途。
技术介绍
信息安全如今已经变得越来越重要。半导体超晶格器件由于能够以很高的速度生成高质量的随机数，有人将它应用在信息安全领域，提出了一种基于半导体超晶格器件的密钥分发技术作为实现对称加密的无条件安全性的新方案。目前开展的超晶格器件的密钥分发系统，为实现密钥协商两端的数据完全同步，保密通信甲方通过生成器先产生密钥，并借助安全素描(securesketch，属于fuzzyextractor过程)过程产生帮助文件(helpdata)传送给乙方，乙方利用帮助文件以及和生成器混沌同步的重构器，能够恢复出与甲方完全相同的数据序列。其中，安全素描(securesketch)过程是超晶格密钥分发系统中构建模糊提取(fuzzyextractor)的步骤，它在超晶格密钥分发系统中的含义是密钥生成器生成有关输入w且不泄露w信息的公共信息(helpdata)，与生成器混沌同步的重构器能够生成一个接近w的值w′，利用w′和从公共信道接收到的helpdata可以本文档来自技高网...

【技术保护点】
1.一种低码率译码器，其特征在于包括：变量节点处理单元、校验节点处理单元、变量节点信息存储模块、校验节点信息存储模块，译码控制模块和译码输出单元；所述校验节点信息存储模块接入外部数据，并分别与变量节点处理单元的输入端、校验节点处理单元的输出端、译码控制模块的输出端连接，所述变量节点信息存储模块分别与变量节点处理单元的输出端、校验节点处理单元的输入端、译码控制模块的输出端连接，同时所述变量节点信息存储模块还与译码输出单元的输入端连接。/n

【技术特征摘要】
20200603 CN 20202099025051.一种低码率译码器，其特征在于包括：变量节点处理单元、校验节点处理单元、变量节点信息存储模块、校验节点信息存储模块，译码控制模块和译码输出单元；所述校验节点信息存储模块接入外部数据，并分别与变量节点处理单元的输入端、校验节点处理单元的输出端、译码控制模块的输出端连接，所述变量节点信息存储模块分别与变量节点处理单元的输出端、校验节点处理单元的输入端、译码控制模块的输出端连接，同时所述变量节点信息存储模块还与译码输出单元的输入端连接。


2.根据权利要求1所述的低码率译码器，其特征在于还包括信号输入缓冲模块，所述信号输入缓冲模块接入所述外部数据，且输出端与所述校验节点信息存储模块的输入端连接，同时所述信号输入缓冲模块还与译码控制模块连接。


3.根据权利要求2所述的低码率译码器，其特征在于：所述信号输入缓冲模块用于接收所述外部数据，并传输至校验节点信息存储模块，以及，用于在接收完所述外部数据后向译码控制模块发送反馈信号，从而启动所述译码工作。


4.根据权利要求1所述的低码率译码器，其特征在于：所述译码输出单元包括译码存储模块和译码输出模块；所述译码存储模块的输入端与变量节点信息存储模块的输出端连接，输出端用于输出译码结果；所述译码存储模块还经所述译码输出模块与译码控制模块连接。


5.根据权利要求4所述的低码率译码器，其特征在于：所述译码存储模块用于缓存译码迭代结束后的译码数据；所述译码输出模块用于在接收到所述迭代结束指令后，发送使能信号及帧头给译码存储模块，使译码存储模块将缓存的译码结果进行输出。


6.根据权利要求1所述的低码率译码器，其特征在于：
所述变...

【专利技术属性】
技术研发人员：胡震宇，宋贺伦，吴涵，茹占强，
申请(专利权)人：中国科学院苏州纳米技术与纳米仿生研究所，
类型：新型
国别省市：江苏;32