【技术实现步骤摘要】
一种超导流水线电路及处理器
本专利技术涉及超导电子电路领域，特别涉及一种超导流水线电路及处理器。
技术介绍
快速单磁通量子(RSFQ)超导电路是利用约瑟夫森结的物理原理，采用超导材料制成。电路工作利用约瑟夫森结中是否存在导通电流来标志0和1。超导电路具有功耗低，运行速度快的特点，是今后电子电路的重点发展方向。目前的RSFQ超导处理器主流设计是利用行波流水，数据通路上任意一条路径经过一个逻辑门都要求其他所有数据路径都经过一个逻辑门来实现时钟对齐，如果没有相应的逻辑门元件，就要在数据通路上添加D触发器(DFF)来实现行波流水。如图1A和图1B所示，图1A是没有实现行波流水的超导逻辑电路的示意图，图1B是添加四个DFF器件实现行波流水的超导逻辑电路的示意图。由图1B可以看出，在添加四个DFF之后，数据通路的任意一条路径经过的超导逻辑器件的数量相等，实现了行波流水。图1A和图1B中的逻辑门元件就是RSFQ超导逻辑门，由于其物理特性，所有逻辑门元件都需要有一个时钟信号来驱动，时钟信号和数据信号一样，都是单磁通量子。DF...
【技术保护点】
1.一种超导流水线电路，至少包括：第一可清零寄存器组、第一逻辑组合电路、第二可清零寄存器组以及第二逻辑组合电路，其中/n所述第一可清零寄存器组和所述第二可清零寄存器组用于在使能信号的控制下接收数据输入，并在第一时钟的控制下，将接收的输入数据进行输出；/n所述第一逻辑组合电路接收所述第一可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后输出至所述第二可清零寄存器组；/n所述第二逻辑组合电路接收所述第二可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后进行输出；/n其中，所述第二逻辑组合电路还用于生成内部清零信号以及阻塞信号；/n所述阻塞信号用于控制所述...
【技术特征摘要】
1.一种超导流水线电路，至少包括：第一可清零寄存器组、第一逻辑组合电路、第二可清零寄存器组以及第二逻辑组合电路，其中
所述第一可清零寄存器组和所述第二可清零寄存器组用于在使能信号的控制下接收数据输入，并在第一时钟的控制下，将接收的输入数据进行输出；
所述第一逻辑组合电路接收所述第一可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后输出至所述第二可清零寄存器组；
所述第二逻辑组合电路接收所述第二可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后进行输出；
其中，所述第二逻辑组合电路还用于生成内部清零信号以及阻塞信号；
所述阻塞信号用于控制所述使能信号，当有阻塞信号时，使所述使能信号无效，当没有阻塞信号时，使所述使能信号有效；以及
所述内部清零信号用于控制所述第一可清零寄存器组和所述第二可清零寄存器组清零。
2.根据权利要求1所述的一种超导流水线电路，还包括第三可清零寄存器组，用于在所述使能信号的控制下接收来自所述第二逻辑组合电路的数据，并在所述第一时钟的控制下，将接收的输入数据进行输出。
3.根据权利要求2所述的一种超导流水线电路，还包括外部清零信号，所述外部清零信号由流水线电路外部提供，并分别输入到第一、第二和第三可清零寄存器组中，用于控制所述第一、第二和第三可清零寄存器组的清零。
4.根据权利要求1所述的一种超导流水线电路，还包括用于控制流水线阻塞的阻塞控制单元，所述阻塞控制单元利用所述阻塞信号控制所述使能信号的有效或者无效。
5.根据权利要求4所述的一种超导流水线电路，所述阻塞控制单元包括：
非门，其包括用于接收所述阻塞信号的数据输入端，以及数据输出端；
与门，其包括用于接收所述非门的输出信号的第一数据输入端，用于接收所述使能信号的第二数据输入端，以及用于输出所述使能信号的数据输出端；
其中，当有阻塞信号时，所述与门没有输出，当没有阻塞信号时，所述与门有输出。
6.根据权利要求1所述的一种超导流水线电路，所述可清零寄存...
【专利技术属性】
技术研发人员：张志敏，唐光明，张阔中，黄俊英，付荣亮，叶笑春，范东睿，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。