具有电压均衡的射频开关制造技术

本公开提供了一种具有电压均衡的射频开关，所述射频开关包括：第一串联开关，包括多个串联场效应晶体管(FET)，所述多个串联FET串联连接在第一端子与第二端子之间；第一分路开关，包括多个分路FET，所述多个分路FET串联连接在所述第一端子与第一接地端子之间；以及第一分路栅极电阻器电路，包括多个栅极电阻器，所述多个栅极电阻器分别连接到所述第一分路开关的所述多个分路FET的栅极。所述第一分路栅极电阻器电路的所述多个栅极电阻器的相应电阻值在远离所述第一接地端子朝向所述第一端子的方向上依次增大。

【技术实现步骤摘要】
具有电压均衡的射频开关本申请要求于2019年6月18日在韩国知识产权局提交的第10-2019-0072027号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
本申请涉及一种具有电压均衡的射频开关。
技术介绍
通常，射频(RF)开关具有堆叠结构或串-分结构(series-shuntstructure)。在RF开关中通常使用的场效应晶体管(FET)中，击穿电压(BV)由制造工艺确定。单个FET不具有能够承受功率放大器(PA)的高输出电压的BV，因此RF开关利用其中多个FET串联连接的堆叠结构来实现。随着堆叠的FET的数量增加，RF开关能够处理的功率量增加。然而，RF开关的插入损耗也增加，因此应考虑这一点来选择堆叠的FET的数量。如果单个FET具有足够高以处理高功率的BV，则插入损耗将减小。然而，在FET的截止状态下，由RF开关提供的隔离将因FET的大寄生电容而减弱，因此可使用串并结构来提供比单个FET的隔离好的隔离。这种串并结构包括连接在输入端子与输出端子之间的串联开关以及连接在输入端子与接地端子之间的分路开关。当串联开关接通时，分路开关断开，当串联开关断开时，分路开关接通。输入端子与输出端子之间的隔离通过使用这种串并结构而改善。当RF开关中堆叠有多个FET时，优选的是，RF开关的输入电压均匀地分配给多个FET。然而，由于通过FET的栅极和基体的漏电流可能在FET之间变化，因此输入电压实际上可能不会均匀地分配给多个FET。FET的漏-源击穿电压(BVDSS)(FET可承受的FET的漏极和源极之间的最大电压)由制造工艺确定。如果RF开关的输入电压没有均匀分配给堆叠结构中的多个FET，则即使理论上需要较少数量的FET来承受RF开关的输入电压，也需要增加堆叠结构中的FET的数量，以确保没有FET的BVDSS被超过。然而，如上所述，随着堆叠的FET的数量增加，RF开关的插入损耗增加。为了防止这种问题，已经提出了一种具有其中在堆叠的FET的基体之间连接有无源元件(诸如，电容器、电阻器或者电容器和电阻器)的堆叠结构的RF开关。然而，具有这种结构的RF开关具有如下问题：需要无源元件以将RF开关的输入电压均匀地分配给堆叠结构中的多个FET，并且如果无源元件包括电容器，则堆叠结构中的FET易受静电放电(ESD)的影响。
技术实现思路
提供本
技术实现思路
是为了以简化的形式介绍在下面的具体实施方式中进一步描述的所选择的构思。本
技术实现思路
既不意在确定所要求保护的主题的关键特征或必要特征，也不意在用作帮助确定所要求保护的主题的范围。在一个总体方面，一种射频开关包括：第一串联开关，包括多个串联场效应晶体管(FET)，所述多个串联FET串联连接在第一端子与第二端子或公共节点之间；第一分路开关，包括多个分路FET，所述多个分路FET串联连接在所述第一端子与第一接地端子之间；以及第一分路栅极电阻器电路，包括多个栅极电阻器，所述多个栅极电阻器分别连接到所述第一分路开关的所述多个分路FET的栅极，其中，所述第一分路栅极电阻器电路的所述多个栅极电阻器的相应电阻值在远离所述第一接地端子朝向所述第一端子的方向上依次增大。所述第一分路栅极电阻器电路的所述多个栅极电阻器中的每个可具有通过下式确定的电阻值：RG1RGm＝PV×RG(m-1)在上式中，m表示所述第一分路开关的所述多个分路FET之中的从所述第一分路开关的所述多个分路FET之中的最靠近所述第一端子的分路FET起以1开始顺序地计数的第m个分路FET的位置编号，其中，针对m≥2，估算RGm；PV小于1，并且随着m增大而依次减小；RG1表示所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到最靠近所述第一端子的所述分路FET的栅极的栅极电阻器的电阻值；并且RGm表示所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到所述第m个分路FET的栅极的栅极电阻器的电阻值。所述第一分路栅极电阻器电路的所述多个栅极电阻器中的每个可具有通过下式确定的电阻值：RG1RGm＝[(2n-2m+1)/(2n-2m+3)]×RG(m-1)在上式中，n表示所述第一分路开关的所述多个分路FET的总数，其中，n≥2；m表示所述第一分路开关的n个分路FET之中的从所述n个所述分路FET之中的最靠近所述第一端子的分路FET起以1开始顺序地计数的第m个分路FET的位置编号，其中，针对2≤m≤n，估算RGm；RG1表示所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到最靠近所述第一端子的所述分路FET的栅极的栅极电阻器的电阻值；并且RGm表示所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到所述第m个分路FET的栅极的栅极电阻器的电阻值。所述射频开关还可包括第一分路基体电阻器电路，所述第一分路基体电阻器电路包括多个基体电阻器，所述多个基体电阻器分别连接到所述第一分路开关的所述多个分路FET的基体。所述第一分路基体电阻器电路的所述多个基体电阻器的相应电阻值可在远离所述第一接地端子朝向所述第一端子的所述方向上依次增大。所述第一分路基体电阻器电路的所述多个基体电阻器中的每个可具有通过下式确定的电阻值：RB1RBm＝PV×RB(m-1)在上式中，m表示所述第一分路开关的所述多个分路FET之中的从所述第一分路开关的所述多个分路FET之中的最靠近所述第一端子的分路FET起以1开始顺序地计数的第m个分路FET的位置编号，其中，针对m≥2，估算RBm；PV小于1，并且随着m增大而依次减小；RB1表示所述第一分路基体电阻器电路的所述多个基体电阻器之中的连接到最靠近所述第一端子的所述分路FET的基体的基体电阻器的电阻值；并且RBm表示所述第一分路基体电阻器电路的所述多个基体电阻器之中的连接到所述第m个分路FET的基体的基体电阻器的电阻值。所述第一分路基体电阻器电路的所述多个基体电阻器中的每个可具有通过下式确定的电阻值：RB1RBm＝[(2n-2m+1)/(2n-2m+3)]×RB(m-1)在上式中，n表示所述第一分路开关的所述多个分路FET的总数，其中，n≥2；m表示所述第一分路开关的n个分路FET之中的从所述n个分路FET之中的最靠近所述第一端子的分路FET起以1开始顺序地计数的第m个分路FET的位置编号，其中，针对2≤m≤n，估算RBm；RB1表示所述第一分路基体电阻器电路的所述多个基体电阻器之中的连接到最靠近所述第一端子的所述分路FET的基体的基体电阻器的电阻值；并且RBm表示所述第一分路基体电阻器电路的所述多个基体电阻器之中的连接到所述第m个分路FET的基体的基体电阻器的电阻值。所述第一串联开关的所述多个串联FET可串联连接在所述第一端子与所述公共节点之间，并且所述射频开关还可包括：第二串联开关，包括串联连接在所述第二端子与所述公共节点之间的多个串联FET；第二分路开关，包括本文档来自技高网...

【技术保护点】
1.一种射频开关，包括：/n第一串联开关，包括多个串联场效应晶体管，所述多个串联场效应晶体管串联连接在第一端子与第二端子或公共节点之间；/n第一分路开关，包括多个分路场效应晶体管，所述多个分路场效应晶体管串联连接在所述第一端子与第一接地端子之间；以及/n第一分路栅极电阻器电路，包括多个栅极电阻器，所述多个栅极电阻器分别连接到所述第一分路开关的所述多个分路场效应晶体管的栅极，/n其中，所述第一分路栅极电阻器电路的所述多个栅极电阻器的相应电阻值在远离所述第一接地端子朝向所述第一端子的方向上依次增大。/n

【技术特征摘要】
20190618 KR 10-2019-00720271.一种射频开关，包括：
第一串联开关，包括多个串联场效应晶体管，所述多个串联场效应晶体管串联连接在第一端子与第二端子或公共节点之间；
第一分路开关，包括多个分路场效应晶体管，所述多个分路场效应晶体管串联连接在所述第一端子与第一接地端子之间；以及
第一分路栅极电阻器电路，包括多个栅极电阻器，所述多个栅极电阻器分别连接到所述第一分路开关的所述多个分路场效应晶体管的栅极，
其中，所述第一分路栅极电阻器电路的所述多个栅极电阻器的相应电阻值在远离所述第一接地端子朝向所述第一端子的方向上依次增大。


2.根据权利要求1所述的射频开关，其中，当RG1表示所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到最靠近所述第一端子的所述分路场效应晶体管的栅极的栅极电阻器的电阻值时，所述第一分路栅极电阻器电路的其他栅极电阻器具有通过下式确定的电阻值：
RGm＝PV×RG(m-1)
其中，m表示所述第一分路开关的所述多个分路场效应晶体管之中的从所述第一分路开关的所述多个分路场效应晶体管之中的最靠近所述第一端子的分路场效应晶体管起以1开始顺序地计数的第m个分路场效应晶体管的位置编号，
PV小于1，并且随着m增大而依次减小，并且
RGm表示当m≥2时所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到所述第m个分路场效应晶体管的栅极的栅极电阻器的电阻值。


3.根据权利要求1所述的射频开关，其中，当RG1表示所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到最靠近所述第一端子的所述分路场效应晶体管的栅极的栅极电阻器的电阻值时，所述第一分路栅极电阻器电路的其他栅极电阻器具有通过下式确定的电阻值：
RGm＝[(2n-2m+1)/(2n-2m+3)]×RG(m-1)
其中，n表示所述第一分路开关的所述多个分路场效应晶体管的总数，其中，n≥2，
m表示所述第一分路开关的n个分路场效应晶体管之中的从所述n个分路场效应晶体管之中的最靠近所述第一端子的分路场效应晶体管起以1开始顺序地计数的第m个分路场效应晶体管的位置编号，并且
RGm表示当2≤m≤n时所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到所述第m个分路场效应晶体管的栅极的栅极电阻器的电阻值。


4.根据权利要求1所述的射频开关，所述射频开关还包括第一分路基体电阻器电路，所述第一分路基体电阻器电路包括多个基体电阻器，所述多个基体电阻器分别连接到所述第一分路开关的所述多个分路场效应晶体管的基体。


5.根据权利要求4所述的射频开关，其中，所述第一分路基体电阻器电路的所述多个基体电阻器的相应电阻值在远离所述第一接地端子朝向所述第一端子的所述方向上依次增大。


6.根据权利要求5所述的射频开关，其中，当RB1表示所述第一分路基体电阻器电路的所述多个基体电阻器之中的连接到最靠近所述第一端子的所述分路场效应晶体管的基体的基体电阻器的电阻值时，所述第一分路基体电阻器电路的其他基体电阻器具有通过下式确定的电阻值：
RBm＝PV×RB(m-1)
其中，m表示所述第一分路开关的所述多个分路场效应晶体管之中的从所述第一分路开关的所述多个分路场效应晶体管之中的最靠近所述第一端子的分路场效应晶体管起以1开始顺序地计数的第m个分路场效应晶体管的位置编号，
PV小于1，并且随着m增大而依次减小，并且
RBm表示当m≥2时所述第一分路基体电阻器电路的所述多个基体电阻器之中的连接到所述第m个分路场效应晶体管的基体的基体电阻器的电阻值。


7.根据权利要求5所述的射频开关，其中，当RB1表示所述第一分路基体电阻器电路的所述多个基体电阻器之中的连接到最靠近所述第一端子的所述分路场效应晶体管的基体的基体电阻器的电阻值时，所述第一分路基体电阻器电路的其他基体电阻器具有通过下式确定的电阻值：
RBm＝[(2n-2m+1)/(2n-2m+3)]×RB(m-1)
其中，n表示所述第一分路开关的所述多个分路场效应晶体管的总数，其中，n≥2，
m表示所述第一分路开关的n个分路场效应晶体管之中的从所述n个分路场效应晶体管之中的最靠近所述第一端子的分路场效应晶体管起以1开始顺序地计数的第m个分路场效应晶体管的位置编号，并且
RBm表示当2≤m≤n时所述第一分路基体电阻器电路的所述多个基体电阻器之中的连接到所述第m个分路场效应晶体管的基体的基体电阻器的电阻值。


8.根据权利要求7所述的射频开关，其中，所述第一串联开关的所述多个串联场效应晶体管串联连接在所述第一端子与所述公共节点之间，并且
所述射频开关还包括：
第二串联开关，包括串联连接在所述第二端子与所述公共节点之间的多个串联场效应晶体管；
第二分路开关，包括串联连接在所述第二端子与第二接地端子之间的多个分路场效应晶体管；
第二分路栅极电阻器电路，包括分别连接到所述第二分路开关的所述多个分路场效应晶体管的栅极的多个栅极电阻器；以及
第二分路基体电阻器电路，包括分别连接到所述第二分路开关的所述多个分路场效应晶体管的基体的多个基体电阻器，
其中，所述第二分路栅极电阻器电路的所述多个栅极电阻器的相应电阻值在远离所述第二接地端子朝向所述第二端子的方向上依次增大，并且
所述第二分路基体电阻器电路的所述多个基体电阻器的相应电阻值在远离所述第二接地端子朝向所述第二端子的所述方向上依次增大。


9.一种射频开关，包括：
第一串联开关，包括多个串联场效应晶体管，所述多个串联场效应晶体管串联连接在第一端子与第二端子或公共节点之间；
第一分路开关，包括多个分路场效应晶体管，所述多个分路场效应晶体管串联连接在所述第一端子与第一接地端子之间；以及
第一分路栅极电阻器电路，包括：
多个栅极电阻器，分别连接在所述第一分路开关的所述多个分路场效应晶体管的栅极与所述第一分路栅极电阻器电路的所述多个栅极电阻器的公共连接节点之间；以及
公共栅极电阻器，连接在所述第一分路栅极电阻器电路的所述多个栅极电阻器的所述公共连接节点与第一分路栅极电压端子之间，
其中，响应于所述第一分路栅极电阻器电路的所述多个栅极电阻器的总数为奇数，位于所述第一分路栅极电阻器电路的所述多个栅极电阻器的中心处的栅极电阻器的位置被指定为第一基准位置，并且响应于所述第一分路栅极电阻器电路的所述多个栅极电阻器的总数为偶数，位于所述第一分路栅极电阻器电路的所述多个栅极电阻器的中心处的中心点被指定为第一基准位置，所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的位于所述第一基准位置的第一端子侧的栅极电阻器的相应电阻值在远离所述第一基准位置朝向所述第一端子的方向上依次增大，并且
所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的位于所述第一基准位置的第一接地端子侧的栅极电阻器的相应电阻值在远离所述第一基准位置朝向所述第一接地端子的方向上依次增大。


10.根据权利要求9所述的射频开关，其中，当RG1'表示所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到最靠近所述第一端子的所述分路场效应晶体管的栅极的栅极电阻器的电阻值并且还表示所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到最靠近所述第一接地端子的所述分路场效应晶体管的栅极的栅极电阻器的电阻值时，在所述第一分路栅极电阻器电路的所述多个栅极电阻器之中，位于所述第一基准位置的所述第一端子侧的其他栅极电阻器和位于所述第一基准位置的所述第一接地端子侧的其他栅极电阻器具有通过下式确定的电阻值：
RGm'＝PV'×RG(m'-1)
其中，m'表示所述第一分路开关的所述多个分路场效应晶体管之中的第m'个分路场效应晶体管的位置编号，所述位置编号是从所述第一分路开关的所述多个分路场效应晶体管之中的最靠近所述第一端子的分路场效应晶体管起朝向所述第一基准位置以1开始顺序地计数的，并且还是从所述第一分路开关的所述多个分路场效应晶体管之中的最靠近所述第一接地端子的分路场效应晶体管起朝向所述第一基准位置以1开始顺序地计数的，
PV'小于1，并且随着m'增大而依次减小，并且
RGm'表示当m'≥2时所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到位于所述第一基准位置的所述第一端子侧的所述第m'个分路场效应晶体管的栅极的栅极电阻器的电阻值，并且还表示当m'≥2时所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到位于所述第一基准位置的所述第一接地端子侧的所述第m'个分路场效应晶体管的栅极的栅极电阻器的电阻值。


11.根据权利要求9所述的射频开关，其中，当RG1'表示所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到最靠近所述第一端子的所述分路场效应晶体管的栅极的栅极电阻器的电阻值并且还表示所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到最靠近所述第一接地端子的所述分路场效应晶体管的栅极的栅极电阻器的电阻值时，在所述第一分路栅极电阻器电路的所述多个栅极电阻器之中，位于所述第一基准位置的所述第一端子侧的其他栅极电阻器和位于所述第一基准位置的所述第一接地端子侧的其他栅极电阻器具有通过下式确定的电阻值：
RGm'＝[(2n'-2m'+1)/(2n'-2m'+3)]×RG(m'-1)
其中，n'表示所述第一分路开关的所述多个分路场效应晶体管之中的位于所述第一基准位置的所述第一端子侧的分路场效应晶体管的总数，并且还表示所述第一分路开关的所述多个分路场效应晶体管之中的位于所述第一基准位置的所述第一接地端子侧的分路场效应晶体管的总数，其中，n'≥2，
m'表示位于所述第一基准位置的所述第一端子侧的n'个分路场效应晶体管之中的从所述第一分路开关的所述多个分路场效应晶体管之中的最靠近所述第一端子的分路场效应晶体管起朝向所述第一基准位置以1开始顺序地计数的第m'个分路场效应晶体管的位置编号，并且还表示位于所述第一基准位置的所述第一接地端子侧的n'个分路场效应晶体管之中的从所述第一分路开关的所述多个分路场效应晶体管之中的最靠近所述第一接地端子的分路场效应晶体管起朝向所述第一基准位置以1开始顺序地计数的第m'个分路场效应晶体管的位置编号，并且
RGm'表示当2≤m'≤n'时所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到位于所述第一基准位置的所述第一端子侧的所述第m'个分路场效应晶体管的栅极的栅极电阻器的电阻值，并且还表示当2≤m'≤n'时所述第一分路栅极电阻器电路的所述多个栅极电阻器之中的连接到位于所述第一基准位置的所述第一接地端子侧的所述第m'个分路场效应晶体管的栅极的栅极电阻器的电阻值。


12.根据权利要求9所述的射频开关，所述射频开关还包括第一分路基体电阻器电路，所述第一分路基体电阻器电路包括：
多个基体电阻器，分别连接在所述第一分路开关的所述多个分路场效应晶体管的基体与所述多个基体电阻器的公共连接节点之间；以及
公共基体电阻器，连接在所述多个基体电阻器的所述公共连接节点与第一分路基体电压端子之间。


13.根据权利要求12所述的射频开关，其中，响应于所述第一分路基体电阻器电路的所述多个基体电阻器的总数为奇数，位于所述第一分路基体电阻器电路的所述多个基体电阻器的中心处的基体电阻器的位置被指定为第二基准位置，并且响应于所述第一分路基体电阻器电路的所述多个基体电阻器的总数为偶数，位于所述第一分路基体电阻器电路的所述多个基体电阻器的中心处的中心点被指定为第二基准位置，
所述多个基体电阻器之中的位于所述第二基准位置的第一端子侧的基体电阻器的相应电阻值在远离所述第二基准位置朝向所述第一端子的方向上依次增...

【专利技术属性】
技术研发人员：赵炳学，罗裕森，白铉，金率雅，金正勳，林锺模，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国;KR