用于芯片设计的方法、系统、设备以及存储介质技术方案

一种用于芯片设计的方法、系统、设备以及存储介质。该用于芯片设计的方法包括：加载与波形文件关联的属性设计文件，结合网表从属性设计文件中读取多个功能模块的时钟频率；根据多个功能模块的时钟频率，确定位于多个功能模块中的相邻传输级功能模块的稳定频率；以及基于稳定频率，标识相邻传输级功能模块之间的逻辑电路的工作波形中的非稳定翻转状态。该用于芯片设计的方法通过基于稳定频率，标识相邻传输级功能模块之间的逻辑电路的工作波形中的非稳定翻转状态，从而可以根据标识出的工作波形中的非稳定翻转状态对应的功耗，得到非稳定翻转状态导致的功率，例如毛刺功率。

【技术实现步骤摘要】
用于芯片设计的方法、系统、设备以及存储介质
本公开的实施例涉及一种用于芯片设计的方法、系统、设备以及存储介质。
技术介绍
目前，功耗已经成为集成电路设计中日益关注的因素。在高性能图形处理器(GraphicsProcessingUnit，CPU)和中央处理器(CentralProcessingUnit，CPU)设计中，动态功率是关键设计指标之一，而动态功率的关键部分之一就是毛刺功率(glitchpower)。在实际电路中，例如由于器件延迟的存在，电路会产生额外的功耗，这种功耗被称为毛刺功率。
技术实现思路
本公开的实施例提供一种用于芯片设计的方法、系统、设备以及存储介质。用于芯片设计的方法可以计算芯片设计中的非稳定翻转状态导致的功率，例如毛刺功率。本公开至少一个实施例提供了一种用于芯片设计的方法，该用于芯片设计的方法包括：加载网表，其中，所述网表包括用于芯片设计的多个功能模块、位于所述多个功能模块之间的多个逻辑电路以及所述多个功能模块的时序信息；基于时序分析工具根据所述网表获得波形文件，其中，所述波形文件包括所述多个逻本文档来自技高网...

【技术保护点】
1.一种用于芯片设计的方法，包括：/n加载网表，其中，所述网表包括用于芯片设计的多个功能模块、位于所述多个功能模块之间的多个逻辑电路以及所述多个功能模块的时序信息；/n基于时序分析工具根据所述网表获得波形文件，其中，所述波形文件包括所述多个逻辑电路的工作波形；/n加载与所述波形文件关联的属性设计文件，结合所述网表从所述属性设计文件中读取所述多个功能模块的时钟频率；/n根据所述多个功能模块的时钟频率，确定位于所述多个功能模块中的相邻传输级功能模块的稳定频率；/n基于所述稳定频率，标识所述相邻传输级功能模块之间的逻辑电路的工作波形中的非稳定翻转状态。/n

【技术特征摘要】
1.一种用于芯片设计的方法，包括：
加载网表，其中，所述网表包括用于芯片设计的多个功能模块、位于所述多个功能模块之间的多个逻辑电路以及所述多个功能模块的时序信息；
基于时序分析工具根据所述网表获得波形文件，其中，所述波形文件包括所述多个逻辑电路的工作波形；
加载与所述波形文件关联的属性设计文件，结合所述网表从所述属性设计文件中读取所述多个功能模块的时钟频率；
根据所述多个功能模块的时钟频率，确定位于所述多个功能模块中的相邻传输级功能模块的稳定频率；
基于所述稳定频率，标识所述相邻传输级功能模块之间的逻辑电路的工作波形中的非稳定翻转状态。


2.根据权利要求1所述的用于芯片设计的方法，还包括：根据标识出的所述逻辑电路的工作波形中的非稳定翻转状态，计算单个功率分析周期内的时钟信号在所述相邻传输级功能模块之间传递过程中产生的非稳定翻转状态导致的功率。


3.根据权利要求1所述的用于芯片设计的方法，其中，标识所述逻辑电路的工作波形中的非稳定翻转状态包括：
比较所述相邻传输级功能模块的稳定频率对应的波形与所述相邻传输级功能模块之间的逻辑电路的工作波形，
当所述逻辑电路的工作波形中的至少一个脉冲与所述稳定频率对应的波形的有效沿不重叠时，所述至少一个脉冲被标识为非稳定翻转状态，
其中，所述稳定频率对应的波形的有效沿包括所述稳定频率对应的波形的上升沿。


4.根据权利要求1所述的用于芯片设计的方法，其中，确定位于所述多个功能模块中的相邻传输级功能模块的稳定频率包括：
将所述相邻传输级功能模块的时钟频率中最大的时钟频率作为稳定频率。


5.根据权利要求1所述的用于芯片设计的方法，其中，确定位于所述多个功能模块中的相邻传输级功能模块的稳定频率包括：
将所述相邻传输级功能模块的其中之一的时钟频率作为稳定频率。


6.根据权利要求1-5任一所述的用于芯片设计的方法，其中，所述多个功能模块包括第一触发器和第二触发器，
所述第一触发器的输出端通过所述逻辑电路与所述第二触发器的输入端连接，所述第一触发器的时钟引脚与所述第二触发器的时钟引脚连接，所述第一触发器的时钟频率与所述第二触发器的时钟频率相等。


7.根据权利要求6所述的用于芯片设计的方法，其中，所述逻辑电路包括第一组合逻辑电路，
所述第一组合逻辑电路与所述第一触发器的输出端和所述第二触发器的输入端连接，
其中，标识所述逻辑电路的工作波形中的非稳定翻转状态包括：
将所述第一触发器的时钟频率作为稳定频率，
基于所述第一触发器的时钟频率对应的波形，标识所述第一组合逻辑电路的工作波形中的非稳定翻转状态。


8.根据权利要求6所述的用于芯片设计的方法，其中，所述多个功能模块还包括第三触发器，
所述逻辑电路包括扇出逻辑电路，所述扇出逻辑电路包括多个第一分支逻辑电路，
所述第一触发器的输出端通过所述多个第一分支逻辑电路分别与所述第二触发器的输入端和所述第三触发器的输入端连接，
所述第一触发器的时钟引脚接收第一时钟信号，所述第三触发器的时钟引脚接收第二时钟信号，所述第一时钟信号包括第一时钟频率，所述第二时钟信号包括第二时钟频率，所述第一触发器和所述第二触发器的时钟频率分别包括所述第一时钟频率，所述第三触发器的时钟频率包括所述第二时钟频率，
标识所述逻辑电路的工作波形中的非稳定翻转状态包括：
将所述第一触发器的第一时钟频率作为稳定频率，
基于所述第一触发器的第一时钟频率对应的波形，分别标识所述扇出逻辑电路的多个第一分支逻辑电路的工作波形中的非稳定翻转状态。


9.根据权利要求8所述的用于芯片设计的方法，其中，所述多个第一分支逻辑电路包括第一子分支逻辑电路、第二子分支逻辑电路以及第三子分支逻辑电路，
其中，所述第一子分支逻辑电路与所述第一触发器的输出端连接，所述第二子分支逻辑电路和所述第三子分支逻辑电路都与所述第一子...

【专利技术属性】
技术研发人员：王毓千，梁洪昌，晋大师，姚水音，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：天津;12