快速实现SM2密码算法的协处理系统及方法技术方案

一种快速实现SM2密码算法的硬件协处理器，包括：依次相连的接口逻辑单元、取指单元、译码单元、执行单元、数据存储单元以及与取指单元相连的程序存储单元。本发明专利技术具有通过自动执行程序存储单元中的指令序列完成SM2加密、解密、签名、验签的计算过程，与基于状态机的设计方法相比节省了硬件资源，并且执行期间不需要与主处理器通信，减少了总线上的数据传输带来的延时，指令序列还可以根据优化算法进行调整，具有面积小、速度快、灵活性高的特点。

【技术实现步骤摘要】
快速实现SM2密码算法的协处理系统及方法
本专利技术涉及的是一种信息安全领域的技术，具体是一种快速实现SM2密码算法的协处理系统及方法。
技术介绍
现有的协处理器的特点和缺陷具体包括：由有限状态机控制算法流程，缺少适用于SM2算法的专用指令，控制逻辑占用资源较多，且不易修改，或者由主处理器控制算法流程，这样就增加了总线上数据传输带来的延时，降低计算速度。
技术实现思路
本专利技术针对现有技术存在的上述不足，提出一种快速实现SM2密码算法的硬件协处理器，具有通过自动执行程序存储单元中的指令序列完成SM2加密、解密、签名、验签的计算过程，与基于状态机的设计方法相比节省了硬件资源，并且执行期间不需要与主处理器通信，减少了总线上的数据传输带来的延时，指令序列还可以根据优化算法进行调整，具有面积小、速度快、灵活性高的特点。本专利技术是通过以下技术方案实现的：本专利技术涉及一种快速实现SM2密码算法的协处理系统，包括：依次相连的接口逻辑单元、取指单元、译码单元、执行单元、数据存储单元以及与取指单元相连的程序存储单元，其中本文档来自技高网...

【技术保护点】
1.一种快速实现SM2密码算法的协处理系统，其特征在于，包括：依次相连的接口逻辑单元、取指单元、译码单元、执行单元、数据存储单元以及与取指单元相连的程序存储单元，其中：接口逻辑单元与主处理器进行通信，接收主处理器发送的数据和控制信号决定协处理器的工作状态，向主处理器返回计算结果、输出起始地址信息和使能信号至取指单元、输出参数和操作数信息至数据存储单元，取指单元在执行算法时使用内部程序计数器记录的当前指令地址从程序存储单元中取出指令并输出至译码单元，译码单元对指令译码并确定当前指令执行内容并分别输出使能信号和运算类型的选择信号至执行单元以实现计算任务、输出地址信息至数据存储单元，数据存储单元接收...

【技术特征摘要】
1.一种快速实现SM2密码算法的协处理系统，其特征在于，包括：依次相连的接口逻辑单元、取指单元、译码单元、执行单元、数据存储单元以及与取指单元相连的程序存储单元，其中：接口逻辑单元与主处理器进行通信，接收主处理器发送的数据和控制信号决定协处理器的工作状态，向主处理器返回计算结果、输出起始地址信息和使能信号至取指单元、输出参数和操作数信息至数据存储单元，取指单元在执行算法时使用内部程序计数器记录的当前指令地址从程序存储单元中取出指令并输出至译码单元，译码单元对指令译码并确定当前指令执行内容并分别输出使能信号和运算类型的选择信号至执行单元以实现计算任务、输出地址信息至数据存储单元，数据存储单元接收并存储来自接口逻辑的曲线参数以及来自执行单元的中间数据并根据需要快速输出至执行单元或接口逻辑；
所述的程序存储单元内置实现SM2加密、解密、签名、验签的32位指令序列，在FPGA上以寄存器数组的形式实现，地址位宽是16位，数据位宽是32位，读取一条指令需要耗费一个时钟周期。


2.根据权利要求1所述的协处理系统，其特征是，所述的执行单元内进一步设有移位运算单元，该移位运算单元①根据模逆控制器的控制信息，将每轮循环中输入标量进行移位处理，并输出左移或右移一位后的结果至r_sh端口，或者②作为模逆运算的中间结果暂存于相连的寄存器中。


3.一种基于权利要求1或2所述系统的流水线式控制方法，其特征在于，通过一个时钟周期的取指、一个时钟周期的译码、若干个时钟周期的执行以及一个时钟周期的写回四级流水方式实现指令的功能，并通过记录每条指令的当前运行周期和执行该指令所需的延时周期，对运行时序进行优化控制，使协处理器能够在处理大部分指令执行阶段的同时完成上一条指令的写回操作和下一条指令的取指、译码操作。


4.根据权利要求3所述的流水线式控制方法，其特征是，具体包括：
步骤1)取指：程序计数器存放当前指令在程序存储单元中的地址，其初始值是SM2算法指令的起始地址0x44；当接收到接口逻辑发送的执行算法的命令时，取指单元将程序计数器的值发送至程序存储单元的地址端口，经过一个时钟周期后取出指令，并...

【专利技术属性】
技术研发人员：谷大武，王腾飞，陆海宁，张海峰，
申请(专利权)人：上海交通大学，北京智芯微电子科技有限公司，
类型：发明
国别省市：上海;31