一种多节点服务器上电时序控制系统技术方案

本发明专利技术涉及服务器技术领域，提供一种多节点服务器上电时序控制系统，包括硬件跳帽MODE[1:0]和节点开关MS[1:0]，现场可编程芯片用于判断总复位信号的发送目的地，逻辑可编程芯片用来判断每个计算节点收到总复位信号的先后顺序，并做相应延时后，再通知各计算节点可以开始做设备的复位，计算节点收到允许复位信号之后，开始做各分区下所有计算机节点对应连接设备的复位，在相同分区内的计算节点，需要先完成从节点的设备复位，再做主节点的设备复位，若有多个从节点，从节点按照顺序复位，然后控制完成主节点的设备复位，从而实现双分区和四分区时，UPI不需要连通所需要的时间差，并且不需要人工控制分区之间的开机时间。

【技术实现步骤摘要】
一种多节点服务器上电时序控制系统
本专利技术属于服务器
，尤其涉及一种多节点服务器上电时序控制系统。
技术介绍
随着信息技术的发展，服务器的应用越来越广泛。在政府、金融、能源等行业中，对于大型核心数据库、虚拟化整合、内存计算、高性能计算的需求越来越高，8路服务器的优点得以广泛应用。在一个多路服务器中，每块主板上有两个中央处理器CPU、1个基板管理控制器芯片BMC、可选插平台管理控制器PCH扣卡。整个机箱可插4块主板，组成一套8路系统，可以通过硬件设置，灵活将整套系统配置成1个8路系统、2个4路系统或者4个两路系统。对于不同分区情况，要根据实际分区设置，判断需要实现的上电时序方案，并完成整套系统的上电时序控制。此外，由于4块主板之间的超信道互联(UltraPathInterconnect，UPI)信号，在CPU之间的物理连接是一直连接的，没有办法通过软件实现断开连接，只有在最开始上电完成后，UPI开始link时，超时未连接成功，才能实现双分区和四分区时，不同系统之间的UPI信号不能互相通信。因此对于双分区和四分区的系统，不同分区之间本文档来自技高网...

【技术保护点】
1.一种多节点服务器上电时序控制系统，其特征在于，包括用于对计算节点进行系统分区的硬件跳帽MODE[1:0]和用于定义计算节点的节点顺序的节点开关MS[1:0]，系统分区包括单分区、双分区和四分区模式，计算节点包括计算节点0、计算节点1、计算节点2和计算节点3在内的若干个计算节点，每一个计算节点内设有一个用于与所述硬件跳帽MODE[1:0]和节点开关MS[1:0]连接的现场可编程芯片，且每一个计算节点内布局有两个CPU，所述硬件跳帽MODE[1:0]包含00、01以及10三种状态；/n当系统为单分区时，计算节点包含一个主节点和若干个从节点；当系统为双分区时，计算节点包含两个主节点和若干个从节点...

【技术特征摘要】
1.一种多节点服务器上电时序控制系统，其特征在于，包括用于对计算节点进行系统分区的硬件跳帽MODE[1:0]和用于定义计算节点的节点顺序的节点开关MS[1:0]，系统分区包括单分区、双分区和四分区模式，计算节点包括计算节点0、计算节点1、计算节点2和计算节点3在内的若干个计算节点，每一个计算节点内设有一个用于与所述硬件跳帽MODE[1:0]和节点开关MS[1:0]连接的现场可编程芯片，且每一个计算节点内布局有两个CPU，所述硬件跳帽MODE[1:0]包含00、01以及10三种状态；
当系统为单分区时，计算节点包含一个主节点和若干个从节点；当系统为双分区时，计算节点包含两个主节点和若干个从节点；当系统为四分区时，计算节点均为主节点；
其中，在系统上电后，所述现场可编程芯片用于判断总复位信号的发送目的地，同时，设置在管理板上的逻辑可编程芯片用来判断每个计算节点收到总复位信号的先后顺序，并做相应延时后，再通知各计算节点可以开始做设备的复位reset，计算节点收到允许复位reset信号之后，开始做各分区下所有计算机节点对应连接设备的复位reset，在相同分区内的计算节点，需要先完成从节点的设备复位reset，再做主节点的设备复位reset，若有多个从节点，从节点按照节点顺序复位reset，然后控制完成主节点的设备复位reset。


2.根据权利要求1所述的多节点服务器上电时序控制系统，其特征在于，当系统为单分区时，计算节点0为主节点，计算节点1、计算节点2、计算节点3均为从节点；当系统为双分区时，计算节点0和计算节点2为主节点，计算节点1和计算节点3为从节点；当系统为四分区时，4个计算节点均为主节点；
当所述硬件跳帽MODE[1:0]为00时，当前系统处于单分区状态，四个计算节点组成一套8路系统；
当所述硬件跳帽MODE[1:0]为01时，当前系统处于双分区状态，四个计算节点组成两套4路系统，计算节点0和计算节点1组成一套系统，计算节点2和计算节点3组成另一套系统，且两个系统相互独立；
当所述硬件跳帽MODE[1:0]为10时，当前系统处于四分区状态，四个计算节点分别是一套独立的系统。


3.根据权利要求2所述的多节点服务器上电时序控制系统，其特征在于，所述节点开关MS[1:0]包含11、10、01以及00四种状态，其中：
当MS[1:0]＝11,计算节点为节点0；当MS[1:0]＝10,计算节点为节点1；当MS[1:0]＝01,计算节点为节点2；当MS[1:0]＝00,计算节点为节点3。


4.根据权利要求3所述的多节点服务器上电时序控制系统，其特征在于，每一个计算节点内还设有与所述现场可编程芯片连接的平台管理控制器和PCIE设备，所述现场可编程芯片通过引脚A接收所述平台管理控制器发送的RST_总复位信号，所述现场可编程芯片通过引脚F向所述PCIE设备发送RST_DEVICE信号，每一个现场可编程芯片通过引脚G向所述逻辑可编程芯片发送RST_PLTRST_DETECE信号，每一个所述现场可编程芯片通过引脚H接收所述逻辑可编程芯片发送的RST_PLTRST_FEEDBACK信号；
所述计算节点0的现场可编程芯片通过引脚E向计算节点1的现场可编程芯片的引脚D发送总复位信号，计算节点0的现场可编程芯片通过引脚D接收计算节点1的现场可编程芯片的引脚E发送总复位信号，所述计算节点0的现场可编程芯片通过引脚C向计算节点3的现场可编程芯片的引脚B发送总复位信号，计算节点0的现场可编程芯片通过引脚C接收计算节点1的现场可编程芯片的引脚C发送总复位信号；
计算节点1的现场可编程芯片通过引脚B接收计算节点2的现场可编程芯片的引脚C发送总复位信号；
所述计算节点2的现场可编程芯片通过引脚E向计算节点3的现场可编程芯片的引脚D发送总复位信号，计算节点2的现场可编程芯片通过引脚D接收计算节点3的现场可编程芯片的引脚E发送总复位信号，计算节点2的现场可编程芯片通过引脚B接收计算节点3的现场可编程芯片的引脚C发送总复位信号。


5.根据权利要求4所述的多节点服务器上电时序控制系统，其特征在于，当系统为单分区时，四个计算节点的8颗CPU之间的UPI信号需要相互连通。


6.根据权利要求5所述的多节点服务器上电时序控制系统，其特征在于，当系统为单分区时，计算节点0上的平台管理控制器发出RST_总复位信号，本节点的现场可编程芯片将RST_PLTRST_CPLD_CROSSO_8S信号通过引脚C发给计算节点3上的所述现场可编程芯片；
所述计算节点3的现场可编程芯片通过引脚B接收到RST_PLTRST_CPLD_CROSS1_8S后，控制向PCIE设备发出RST_DEVICE信号，当所有PCIE设备完成复位reset后，通过引脚C向计算节点2的现场可编程芯片的引脚B发送RST_PLTRST_CPLD_CROSS0_8S信号；
所述计算节点2的现场可编程芯片的引脚B接收到RST_PLTRST_CPLD_CROSS1_8S信号后，控制向PCIE设备发出RST_DEVICE信号，当所有PCIE设备完成复位reset后，通过引脚C向计算节点1的现场可编程芯片的引脚B发送RST_PLTRST_CPLD_CROSS0_8S信号；
所述计算节点1的现场可编程芯片的引脚B接收到RST_PLTRST_CPLD_CROSS1_8S信号后，控制向PCIE设备发出RST_DEVICE信号，当所有PC...

【专利技术属性】
技术研发人员：张莉，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32