集成电路设计方法与其非瞬时计算机可读介质技术

本发明专利技术涉及集成电路设计方法与其非瞬时计算机可读介质。一种集成电路设计方法，包含：自集成电路设计档获取频率树结构；以正反器为出发点，判断频率树结构中的各频率单元所位于的分支相对正反器的分支阶层数；计算每两个正反器间最接近的共同分支的共同分支阶层数；自集成电路设计档获取扫描链结构；判断每两个正反器间的布线距离及频率差异；根据每两个正反器间的共同分支阶层数、布线距离及频率差异，计算成本；根据扫描链结构判断正反器中的起点及终点，进一步根据成本，计算正反器由起点至终点具有最小成本的路径；以及更新集成电路设计档的扫描链结构的串接顺序。

【技术实现步骤摘要】
集成电路设计方法与其非瞬时计算机可读介质
本专利技术是有关于一种集成电路技术，且特别是有关于一种集成电路设计方法与其非瞬时计算机可读介质。
技术介绍
在集成电路的设计流程中，会通过串接扫描链(scanchain)的方式来增加电路测试的可观察性与可控制性。然而，当扫描链上的正反器(flip-flop)组件顺序并不理想时，可能会导致绕线(route)无法完成，或是造成时序违反(timingviolation)等问题。随着半导体制程的演进，在片飘移(On-chipVariation；OCV)现象包含制程漂移(processvariation)、电压飘移(voltagevariation)和温度飘移(temperaturevariation)，对芯片上时序(timing)的影响变得不可忽略，间接造成持续时间违反(holdtimeviolation)的问题也比以往更为棘手。在扫描链上的正反器排序不理想的状况下，容易使时序收敛(timingclosure)的面积(area)成本增加，收敛时间也会增加，进而影响芯片送交制造(tape-out)的时程。本文档来自技高网...

【技术保护点】
1.一种集成电路设计方法，包含：/n自一集成电路设计档中，获取包含多个正反器及多个频率单元的一频率树结构；/n以该多个正反器为出发点，判断该频率树结构中的各该频率单元所位于的一分支相对该多个正反器的一分支阶层数；/n计算每两个该多个正反器间最接近彼此的一共同分支的该分支阶层数，作为一共同分支阶层数；/n自该集成电路设计档中，获取该多个正反器的一扫描链结构；/n根据该扫描链结构判断每两个该多个正反器间的一布线距离以及一频率差异；/n根据每两个该多个正反器间的该共同分支阶层数、该布线距离以及该频率差异，计算每两个该多个正反器间的一成本；/n根据该扫描链结构判断该多个正反器中的一起点以及一终点，进一...

【技术特征摘要】
1.一种集成电路设计方法，包含：
自一集成电路设计档中，获取包含多个正反器及多个频率单元的一频率树结构；
以该多个正反器为出发点，判断该频率树结构中的各该频率单元所位于的一分支相对该多个正反器的一分支阶层数；
计算每两个该多个正反器间最接近彼此的一共同分支的该分支阶层数，作为一共同分支阶层数；
自该集成电路设计档中，获取该多个正反器的一扫描链结构；
根据该扫描链结构判断每两个该多个正反器间的一布线距离以及一频率差异；
根据每两个该多个正反器间的该共同分支阶层数、该布线距离以及该频率差异，计算每两个该多个正反器间的一成本；
根据该扫描链结构判断该多个正反器中的一起点以及一终点，进一步根据每两个该多个正反器间的该成本，计算该多个正反器由该起点至该终点具有一最小成本的一路径；以及
根据该路径更新该集成电路设计档的该扫描链结构的一串接顺序。


2.根据权利要求1所述的集成电路设计方法，其中计算该多个正反器具有该最小成本的该路径的步骤还包含：
使各该多个正反器设置为一图论模型上的多个节点其中之一，将每两个该多个正反器间的该成本设置为每两个该节点间的一边线；以及
计算该多个正反器由该起点至该终点，在该图论模型上具有该最小成本的该路径。


3.根据权利要求2所述的集成电路设计方法，其中该最小成本的该路径是依据一旅行推销员问题算法进行计算。


4.根据权利要求1所述的集成电路设计方法，还包含：
根据该扫描链结构判断两个顺序固定的该多个正反器；以及
使该两个顺序固定的多个正反器相对其他该多个正反器的该成本为无限大。


5.根据权利要求1所述的集成电路设计方法，其中每两个该多个正反器间的该布线距离为一曼哈顿距离。


6.根据权利要求1所述的集成电路设计方法，还包含：
设定多个权重，分别对应于该共同分支阶层数、该布线距离以及该频率差异；以及
对每两个该多个正反器间的该共同分支阶层数、该布线距离以及该频率差异计算一加权总和，以计算每两个该多个...

【专利技术属性】
技术研发人员：蔡宜青，林立镒，张云智，高淑怡，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71