芯片总线数据重构传输方法、装置、系统及介质制造方法及图纸

本申请提供芯片总线数据重构传输方法、装置、系统、及介质。所述方法包括：从芯片的存储器或处理器中获取待传递数据；对所述待传递数据进行重构得到重构数据；通过总线传输所述重构数据；对所述重构数据进行解重构得到解重构数据；通过所述总线传输所述解重构数据到接收端。

【技术实现步骤摘要】
芯片总线数据重构传输方法、装置、系统及介质
本申请涉及密码芯片安全
，具体涉及芯片总线数据重构传输方法、装置、系统及介质。
技术介绍
在密码芯片内部总线容易产生功耗、电磁形式的侧信道信息泄露，攻击者可能利用这些泄露来获悉芯片总线中传递的敏感数据。尤其，芯片的处理器会从存储器中将关键数据段读取到芯片内部的模块或寄存器中，同时，芯片的不同存储介质间也会进行关键数据传递(如从EEPROM传递到RAM，从RAM到RAM等)，这些都离不开芯片内部的数据总线。如果数据始终保持透明的方式并遵循固定的规则在芯片内部总线中进行传递，则容易被攻击者通过采集侧信道信息泄露来破解数据内容。目前的相关技术方案主要是通过对芯片存储器中待传递的数据进行某种变换，例如引入随机数进行掩码操作或者借助某种加密算法预先对要传递的数据进行加密操作，也有方案提到对芯片存储器中的数据变换顺序后再按新的顺序进行传递，这些方法当然也能降低数据传递过程中的侧信道信息泄露，但是由于芯片有很多不同种类的存储器，分别添加防护措施，成本比较高。
技术实现思路
本申请实施例提供一种芯片总线数据重构传输方法，包括：从芯片的存储器或处理器中获取待传递数据；对所述待传递数据进行重构得到重构数据；通过总线传输所述重构数据；对所述重构数据进行解重构得到解重构数据；通过所述总线传输所述解重构数据到接收端。作为本申请的一个方面，所述对所述待传递数据进行重构得到重构数据，包括：将所述待传递数据按预设长度分成多个数据段；利用N掩1算法重构每个所述数据段得到重构数据。作为本申请的一个方面，所述利用N掩1算法重构每个所述数据段得到重构数据，包括：利用N掩1算法重构每个所述数据段得到重构数据段；其中，所述重构数据段包括一个所述数据段和N-1个与所述数据段长度相同的随机数以及一个位置因子，所述位置因子确定所述数据段在所述重构数据段中的位置；将所述重构数据段组合成所述重构数据。作为一个可选择的方案，所述重构数据段还包括校验因子，所述校验因子记录了所述重构数据段的编号和所述数据段的内容的杂凑值。作为本申请的一个方面，所述对所述重构数据进行解重构得到解重构数据之后，还包括：将所述解重构数据的每个所述重构数据段包含的数据段与校验因子进行计算、比对校验，将比对不通过的所述解重构数据标记为传递错误数据，执行异常处理操作。作为本申请的一个方面，所述N≤64。作为本申请的一个方面，所述预设长度为4个字节。本申请实施例还提供一种芯片总线数据重构传输装置，包括数据获取模块、数据重构模块、数据传输模块、数据解重构模块、解重构数据传输模块，所述数据获取模块从芯片的存储器或处理器中获取待传递数据；所述数据重构模块对所述待传递数据进行重构得到重构数据；所述数据传输模块通过总线传输所述重构数据；所述数据解重构模块对所述重构数据进行解重构得到解重构数据；所述解重构数据传输模块通过所述总线传输所述解重构数据到接收端。作为本申请的一个方面，所述数据重构模块包括数据分段模块、重构算法模块，所述数据分段模块将所述待传递数据按预设长度分成多个数据段；所述重构算法模块利用N掩1算法重构每个所述数据段得到重构数据。作为本申请的一个方面，所述重构算法模块包括数据段重构模块、组合模块，所述数据段重构模块利用N掩1算法重构每个所述数据段得到重构数据段；其中，所述重构数据段包括一个所述数据段和N-1个与所述数据段长度相同的随机数以及一个位置因子，所述位置因子确定所述数据段在所述重构数据段中的位置；所述组合模块将所述重构数据段组合成所述重构数据。作为一个可选择的方案，所述重构算法模块包括数据段重构模块、组合模块，所述数据段重构模块利用N掩1算法重构每个所述数据段得到重构数据段；其中，所述重构数据段包括一个所述数据段和N-1个与所述数据段长度相同的随机数以及一个位置因子、校验因子，所述位置因子确定所述数据段在所述重构数据段中的位置，所述校验因子记录了所述重构数据段的编号和所述数据段的内容的杂凑值；所述组合模块将所述重构数据段组合成所述重构数据。作为本申请的一个方面，所述装置还包括校验模块，所述校验模块将所述解重构数据的每个所述重构数据段包含的数据段与校验因子进行计算、比对校验，将比对不通过的所述解重构数据标记为传递错误数据，执行异常处理操作。本申请还提供一种芯片总线数据重构传输系统，包括总线、上述所述的芯片总线数据重构传输装置，所述总线在处理器与存储器之间或多个存储器之间传递数据。本申请还提供一种计算机可读存储介质，其上存储有处理器程序,其特征在于，所述处理器程序用于执行上述所述的方法。本申请的实施例提出的技术方案，能显著降低芯片总线消耗的功耗、辐射的电磁等侧信道信息对敏感信息的泄露，从而大大提升芯片抵抗侧信道信息泄露的防护能力，而且总线是一种芯片中通用的数据通路，把抵抗侧信道信息泄露的防护实现在总线上，相比给各存储器、处理器等各个子模块中分别添加防护措施，代价更小，更有利于芯片节省成本。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本申请一实施例提供的一种芯片总线数据重构传输系统组成示意图；图2为本申请一实施例提供的一种芯片总线数据重构传输方法流程示意图；图3为本申请另一实施例提供的一种芯片总线数据重构传输方法流程示意图；图4为本申请一实施例提供的一种N掩1算法数据重构示意图；图5为本申请又一实施例提供的一种芯片总线数据重构传输方法流程示意图；图6为本申请另一实施例提供的一种N掩1算法数据重构示意图；图7为本申请一实施例提供的一种芯片总线数据重构传输装置组成示意图；图8为本申请另一实施例提供的一种芯片总线数据重构传输装置组成示意图；图9为本申请又一实施例提供的一种芯片总线数据重构传输装置组成示意图。具体实施方式为使本申请实施例的目的、技术方案和优点更加清楚，以下将结合附图和实施例，对本申请技术方案的具体实施方式进行更加详细、清楚的说明。然而，以下描述的具体实施方式和实施例仅是说明的目的，而不是对本申请的限制。其只是包含了本申请一部分实施例，而不是全部的实施例，本领域技术人员对于本申请的各种变化获得的其他实施例，都属于本申请保护的范围。图1为本申请一实施例提供的一种芯片总线数据重构传输系统组成示意图，包括总线1、芯片总线数据重构传输装置2。总线1在处理器与存储器之间或多个存储器之间传递数据；芯片总线数据重构传输装置2从芯片的存储器或处理器中获取待传递数据，对待传递数据进行重构得到重构数据，通过总线2传输重构数据，对重构数据进行解重构得到解重构数据，传输解重构数据到接收端。如图1所示，处理器、第一存储器、第本文档来自技高网...

【技术保护点】
1.一种芯片总线数据重构传输方法，包括：/n从芯片的存储器或处理器中获取待传递数据；/n对所述待传递数据进行重构得到重构数据；/n通过总线传输所述重构数据；/n对所述重构数据进行解重构得到解重构数据；/n通过所述总线传输所述解重构数据到接收端。/n

【技术特征摘要】
1.一种芯片总线数据重构传输方法，包括：
从芯片的存储器或处理器中获取待传递数据；
对所述待传递数据进行重构得到重构数据；
通过总线传输所述重构数据；
对所述重构数据进行解重构得到解重构数据；
通过所述总线传输所述解重构数据到接收端。


2.根据权利要求1所述的方法，其中，所述对所述待传递数据进行重构得到重构数据，包括：
将所述待传递数据按预设长度分成多个数据段；
利用N掩1算法重构每个所述数据段得到重构数据。


3.根据权利要求2所述的方法，其中，所述利用N掩1算法重构每个所述数据段得到重构数据，包括：
利用N掩1算法重构每个所述数据段得到重构数据段；其中，所述重构数据段包括一个所述数据段和N-1个与所述数据段长度相同的随机数以及一个位置因子，所述位置因子确定所述数据段在所述重构数据段中的位置；
将所述重构数据段组合成所述重构数据。


4.根据权利要求3所述的方法，其中，所述重构数据段还包括校验因子，所述校验因子记录了所述重构数据段的编号和所述数据段的内容的杂凑值。


5.根据权利要求4所述的方法，其中，所述对所述重构数据进行解重构得到解重构数据之后，还包括：
将所述解重构数据的每个所述重构数据段包含的数据段与校验因子进行计算、比对校验，将比对不通过的所述解重构数据标记为传递错误数据，执行异常处理操作。


6.根据权利要求3所述的方法，其中，所述N≤64。


7.根据权利要求2所述的方法，其中，所述预设长度为4个字节。


8.一种芯片总线数据重构传输装置，包括：
数据获取模块，从芯片的存储器或处理器中获取待传递数据；
数据重构模块，对所述待传递数据进行重构得到重构数据；
数据传输模块，通过总线传输所述重构数据；
数据解重构模块，对所述重...

【专利技术属性】
技术研发人员：唐有，杨坤，
申请(专利权)人：国民技术股份有限公司，
类型：发明
国别省市：广东;44