一种时钟控制电路、芯片及时钟控制方法技术

本发明专利技术公开了一种具有时钟控制电路的芯片及时钟控制方法，时钟控制电路，应用于芯片，芯片内设置有第一时钟源，时钟控制电路包括失效检测电路与时钟选通电路；失效检测电路分别连接第一时钟源和预设的第二时钟源，失效检测电路用于检测芯片的主时钟源是否失效，其中芯片的主时钟源为第一时钟源或第二时钟源；时钟选通电路分别连接失效检测电路、第一时钟源和第二时钟源，时钟选通电路用于根据失效检测电路的输出信号，在芯片的主时钟源失效时，切换芯片的主时钟源。本发明专利技术提供的芯片需求选不同时钟源作为芯片时钟，并通过时钟控制电路，能够及时地进行时钟源切换，给芯片系统足够的安全保障措施。

【技术实现步骤摘要】
一种时钟控制电路、芯片及时钟控制方法
本专利技术属于芯片
，特别涉及一种具有时钟控制电路的芯片及利用该芯片进行的时钟控制方法。
技术介绍
系统时钟是驱动整个芯片系统有序工作的源动力与节拍器，是整个芯片系统的心脏。一旦系统时钟发生故障停止工作，则整个芯片系统将直接挂死。芯片发展至今，其在工业中得到了长足应用，越来越多的芯片应用到了涉及到用户的生命与财产安全的场景中，如何保证芯片安全，确保其具备应对系统时钟故障的能力，是芯片技术设计者应考虑的问题。在很多的SOC级芯片中，芯片内部一般都会有一个或多个固定频率的时钟源，以确保系统能够正常启动。在特定场景的使用中，由于内部时钟不满足时钟频率或者时钟精度的要求，仍需通过芯片引脚外灌高频率或者高精度时钟直接或间接作为芯片系统时钟源。外部时钟一般在系统板上采用外接晶体或者振荡器来提供。相比内部时钟源，外接板级时钟源更有可能因为各种原因，比较容易出现时钟停止或者时钟不连续的故障，当系统时钟采用外部时钟直接或间接作为时钟源且外部时钟出现故障的情况下，如果不做特殊处理，会导致整个芯片系统直接挂本文档来自技高网...

【技术保护点】
1.一种时钟控制电路，应用于芯片，所述芯片内设置有第一时钟源，其特征在于，所述时钟控制电路包括失效检测电路与时钟选通电路；/n所述失效检测电路分别连接所述第一时钟源和预设的第二时钟源，所述失效检测电路用于检测所述芯片的主时钟源是否失效，所述芯片的主时钟源为所述第一时钟源或所述第二时钟源；/n所述时钟选通电路分别连接所述失效检测电路、所述第一时钟源和所述第二时钟源，所述时钟选通电路用于根据所述失效检测电路的输出信号，在所述芯片的主时钟源失效时，切换所述芯片的主时钟源。/n

【技术特征摘要】
1.一种时钟控制电路，应用于芯片，所述芯片内设置有第一时钟源，其特征在于，所述时钟控制电路包括失效检测电路与时钟选通电路；
所述失效检测电路分别连接所述第一时钟源和预设的第二时钟源，所述失效检测电路用于检测所述芯片的主时钟源是否失效，所述芯片的主时钟源为所述第一时钟源或所述第二时钟源；
所述时钟选通电路分别连接所述失效检测电路、所述第一时钟源和所述第二时钟源，所述时钟选通电路用于根据所述失效检测电路的输出信号，在所述芯片的主时钟源失效时，切换所述芯片的主时钟源。


2.如权利要求1所述的时钟控制电路，其特征在于，所述时钟选通电路用于：
在当前选通的所述芯片的主时钟源为所述第一时钟源，且所述第一时钟源失效时，将所述芯片的主时钟源切换为所述第二时钟源；
在当前选通的所述芯片的主时钟源为所述第二时钟源，且所述第二时钟源失效时，将所述芯片的主时钟源切换为所述第一时钟源。


3.如权利要求1所述的时钟控制电路，其特征在于，所述失效检测电路包括：
检测模块，用于检测当前选通的主时钟源的时钟频率并产生复位脉冲，其中所述当前选通的主时钟源为所述第一时钟源或所述第二时钟源；
失效比较模块，用于将最近一次复位脉冲产生的时刻至当前时刻的时间间隔与预设时间阈值进行比较，并在比较结果符合预设条件时输出时钟切换信号；
所述时钟选通电路用于根据所述时钟切换信号切换所述芯片的主时钟源。


4.如权利要求3所述的时钟控制电路，其特征在于，所述检测模块包括：
频率检测电路，用于按照预设的检测时间间隔，对当前选通的主时钟源的时钟频率进行检测；
复位脉冲发生电路，用于根据所述时钟频率产生对应的复位脉冲；
计时器，用于在接收到所述复位脉冲后从零开始计时，；
所述失效比较模块，用于将所述计时模块的计时时长与所述预设时间阈值进行比较，并在所述计时时长大于所述预设时间阈值时，输出所述时钟切换信号。


5.如权利要求4所述的时钟控制电路，其特征在于，所述时钟控制电路还包括：
失效时间寄存器，与所述失效比较模块连接...

【专利技术属性】
技术研发人员：李向阳，唐招运，
申请(专利权)人：合肥市芯海电子科技有限公司，
类型：发明
国别省市：安徽;34