【技术实现步骤摘要】
一种基于校园网速设计的加速器系统以及流程
本专利技术涉及计算机以及通讯网络技术，具体是指一种基于校园网速设计的加速器系统以及流程。
技术介绍
随着高校的不断扩招以及校园信息化推进，师生对基于网络教学和生活的场景要求越来越高，且高校的网络是存在固定高峰使用时段，如果直接扩大服务器的规模，直接的经济效益提升不大，且仅仅扩大服务器的规模，校园存在的高低峰值分配的问题，不能及时动态调整，例如选课、提交作业等极端高峰数据交流的时候，这些网络低速甚至卡顿的问题相继呈现。
技术实现思路
本专利技术要解决的技术问题是，针对以上问题提供一种基于校园网速设计的加速器系统以及流程。为解决上述技术问题，本专利技术提供的技术方案为：一种基于校园网速设计的加速器系统以及流程，包括微处理器模块、通用卷积运算硬件加速器模块、总线连接模块、网内主机、校园服务器，其特征在于：所述的微处理器模块采用的是armCortex-A15，所述的通用卷积运算硬件加速器模块基于FPGA设计，且微处理器模块、通用卷积运算硬件加速器模块之间设有读写寄...
【技术保护点】
1.一种基于校园网速设计的加速器系统以及流程，包括微处理器模块、通用卷积运算硬件加速器模块、总线连接模块、网内主机、校园服务器，其特征在于：所述的微处理器模块采用的是arm Cortex-A15，所述的通用卷积运算硬件加速器模块基于FPGA设计，且微处理器模块、通用卷积运算硬件加速器模块之间设有读写寄存器的通讯连接，所述的总线连接模块采用的是AXI总线，所述的网内主机在加速器系统中设有唯一的身份标识K，所述的校园服务器与通用卷积运算硬件加速器模块之间通过总线连接模块的AXI总线通讯连接，其具体流程如下：/n1)、通用卷积运算硬件加速器模块在开始加速工作前，微处理器模块先进行...
【技术特征摘要】
1.一种基于校园网速设计的加速器系统以及流程，包括微处理器模块、通用卷积运算硬件加速器模块、总线连接模块、网内主机、校园服务器，其特征在于：所述的微处理器模块采用的是armCortex-A15，所述的通用卷积运算硬件加速器模块基于FPGA设计，且微处理器模块、通用卷积运算硬件加速器模块之间设有读写寄存器的通讯连接，所述的总线连接模块采用的是AXI总线，所述的网内主机在加速器系统中设有唯一的身份标识K，所述的校园服务器与通用卷积运算硬件加速器模块之间通过总线连接模块的AXI总线通讯连接，其具体流程如下：
1)、通用卷积运算硬件加速器模块在开始加速工作前，微处理器模块先进行数据的内存排布和身份标识验证；
2)、通过总线连接模块的AXI总线配置加速器的...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。