数模转换器装置和数模转换方法制造方法及图纸

本发明专利技术提供了一种数模转换器(DAC)装置和数模转换方法。该DAC装置包括正DAC、负DAC和输出电路。正DAC用于基于具有正阶跃函数的第一脉冲信号对数字输入信号执行数模转换操作，以生成第一模拟信号，第一模拟信号包括第一脉冲信号和数字输入信号的卷积结果。负DAC用于基于具有负阶跃函数的第二脉冲信号对数字输入信号执行数模转换操作，以生成第二模拟信号，第二模拟信号包括第二脉冲信号和数字输入信号的卷积结果。输出电路被配置为根据第一模拟信号和第二模拟信号生成输出模拟信号。本发明专利技术适用于DAC处理的数据变得更快的情景，适用于高速应用。

【技术实现步骤摘要】
数模转换器装置和数模转换方法
本专利技术涉及数模转换器(DigitaltoAnalogConverter，DAC)领域，更具体地，涉及适用于高速应用的DAC装置和数模转换方法。
技术介绍
为了在第二奈奎斯特区(2ndNyquistzone)中合成输出信号，提供了混合(mixing)数模转换器(DigitaltoAnalogConverter，DAC)，以使模拟输出信号在正值和负值之间切换(toggled)。但是，随着需要由DAC处理的数据变得越来越快，混合DAC的设计将变得更加困难。
技术实现思路
因此，本专利技术的目的是提供一种DAC装置，以解决上述问题。根据本专利技术的一个实施例，公开了一种DAC装置，该DAC装置包括正DAC、负DAC和输出电路。正DAC被配置为基于具有正阶跃函数的第一脉冲信号对数字输入信号执行数模转换操作，以生成第一模拟信号，其中，第一模拟信号包括第一脉冲信号和数字输入信号的卷积结果。负DAC被配置为基于具有负阶跃函数的第二脉冲信号对数字输入信号执行数模转换操作，以生成第二模拟信号，其中第二模拟信号包括第二脉冲信号和数字输入信号的卷积结果。输出电路被配置为根据第一模拟信号和第二模拟信号生成输出模拟信号。根据本专利技术的另一个实施例，公开了一种DAC装置，该DAC装置包括第一DAC、延迟和乘法器电路、第二DAC和输出电路。第一DAC被配置为对数字输入信号执行数模转换操作以生成第一模拟信号。延迟和乘法器电路被配置为将数字输入信号延迟并乘以特定数字，以生成延迟且互补的数字信号。在本专利技术的一个实施例中，该特定数字是-1。第二DAC被配置为对延迟且互补的数字信号执行数模转换操作以生成第二模拟信号。输出电路被配置为组合第一模拟信号的一半和第二模拟信号的一半以生成输出模拟信号。根据本专利技术的另一实施例，公开了一种数模转换方法，其包括以下步骤：基于具有正阶跃函数的第一脉冲信号对数字输入信号执行数模转换操作，以生成第一模拟信号；基于具有负阶跃函数的第二脉冲信号对所述数字输入信号执行数模转换操作，以生成第二模拟信号；以及根据所述第一模拟信号和所述第二模拟信号生成输出模拟信号。根据本专利技术的DAC装置和数模转换方法，能够适用于DAC处理的数据变得更快的情景，适用于高速应用。在阅读了在各个附图和附图中示出的优选实施例的以下详细描述之后，本专利技术的这些和其他目的无疑对于本领域普通技术人员将变得显而易见。附图说明附图被包括进来以提供对本专利技术的进一步理解，附图被结合在本说明书中并构成本说明书的一部分。附图示出了本专利技术的实施例，并且与说明书一起用于解释本专利技术的原理。在附图中：图1是例示根据本专利技术的一个实施例的DAC装置的示意图。图2示出了图1所示的DAC装置的详细操作。图3是示出根据本专利技术的一个实施例的DAC装置的示意图。图4是根据本专利技术一个实施例的数模转换方法的流程图。具体实施方式在说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域普通技术人员应可理解，电子设备制造商可以会用不同的名词来称呼同一组件。本说明书及权利要求并不以名称的差异来作为区别组件的方式，而是以组件在功能上的差异来作为区别的基准。在通篇说明书及权利要求当中所提及的“包括”是开放式的用语，故应解释成“包括但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置电性连接于第二装置，则代表该第一装置可直接连接于该第二装置，或通过其他装置或连接手段间接地连接至该第二装置。图1是例示根据本专利技术的一个实施例的DAC装置100的示意图。如图1所示，DAC装置100包括正DAC110、负DAC120和输出电路130。在DAC装置100的操作中，正DAC110对数字输入信号x[n]执行数模转换操作以生成第一模拟信号V1，负DAC120对数字输入信号x[n]执行数模转换操作以生成第二模拟信号V2，输出电路130根据第一模拟信号V1和第二模拟信号V2生成输出模拟信号Vout。具体地，参照图2，图2示出了图1所示的DAC装置100的详细操作。其中数字输入信号x[n]具有周期Ts，正DAC110基于第一脉冲信号对数字输入信号x[n]执行数模转换操作，其中，第一脉冲信号的周期等于数字输入信号x[n]的周期Ts，第一脉冲信号的前半部分为正值(例如，图2中所示的“+1”，正阶跃函数)，第一脉冲信号的后半部分为零。另外，负DAC120基于第二脉冲信号对数字输入信号x[n]执行数模转换操作，其中第二脉冲信号的周期等于数字输入信号x[n]的周期Ts，第二脉冲信号的前半部分为零，第二脉冲信号的后半部分为负值(例如，图2所示的“-1”，负阶跃函数)。在该实施例中，由正DAC110生成的第一模拟信号V1可以被视为数字输入信号x[n]和第一脉冲信号的卷积计算(convolutioncalculation)结果，由负DAC120生成的第二模拟信号V2可以看作是数字输入信号x[n]和第二脉冲信号的卷积计算结果。另外，输出电路130可以组合第一模拟信号V1的周期的前半部分和第二模拟信号V2的周期的后半部分，以生成输出模拟信号Vout，其中输出模拟信号Vout的正部分由第一模拟信号V1提供，输出模拟信号Vout的负部分由第二模拟信号V2提供。在图1和图2所示的实施例中，由于DAC装置100生成在正值和负值之间切换的输出模拟信号Vout，因此保持形状(holdingshape)的陷波频率点(notchfrequencypoint)将被改变且有利于第二奈奎斯特区的操作，并且输出模拟信号Vout更适合于接下来的信号处理步骤。另外，通过正DAC110使用周期的前半部分为正值且周期后半部分为零的第一脉冲信号，以及通过负DAC120使用周期的前半部分为零值且周期的后半部分为负值的第二脉冲信号，正DAC110和负DAC120具有更多的建立时间(settlingtime)，以分别提供稳定的第一模拟信号V1和第二模拟信号V2。因此，DAC装置100适合于高速应用。图3是示出根据本专利技术的一个实施例的DAC装置300的示意图。如图3所示，DAC装置300包括延迟和乘法器电路302、第一DAC310、第二DAC320、第一开关332、第二开关334、控制信号生成器336和组合器338。在此实施例中，第一DAC310对应于图1所示的正DAC110，延迟和乘法器电路302和第二DAC320对应于负DAC120，第一开关332、第二开关334、控制信号生成器336和组合器338可以对应于输出电路130。在DAC装置300的操作中，第一DAC310对数字输入信号x[n]进行数模转换操作，以生成第一模拟信号V1。延迟和乘法器电路302延迟数字输入信号x[n]和生成延迟后数字输入信号x[n]的互补(例如，将数字输入信号x[n]乘以“-1”，正值变为负值，或者负值变为正值)，以生成数字信号x'[n]，其中延迟和乘法器电路302的延迟量是数字输入信号的周期的一半(即，延迟量等于本文档来自技高网...

【技术保护点】
1.一种数模转换器DAC装置，包括：/n正DAC，用于基于具有正阶跃函数的第一脉冲信号对数字输入信号执行数模转换操作，以生成第一模拟信号，其中，所述第一模拟信号包括所述第一脉冲信号和所述数字输入信号的卷积结果；/n负DAC，用于基于具有负阶跃函数的第二脉冲信号对所述数字输入信号执行数模转换操作，以生成第二模拟信号，其中所述第二模拟信号包括所述第二脉冲信号和所述数字输入信号的卷积结果；以及/n输出电路，耦接到所述正DAC和所述负DAC，并且根据所述第一模拟信号和所述第二模拟信号生成输出模拟信号。/n

【技术特征摘要】
20190606 US 62/857,934;20200515 US 16/874,7021.一种数模转换器DAC装置，包括：
正DAC，用于基于具有正阶跃函数的第一脉冲信号对数字输入信号执行数模转换操作，以生成第一模拟信号，其中，所述第一模拟信号包括所述第一脉冲信号和所述数字输入信号的卷积结果；
负DAC，用于基于具有负阶跃函数的第二脉冲信号对所述数字输入信号执行数模转换操作，以生成第二模拟信号，其中所述第二模拟信号包括所述第二脉冲信号和所述数字输入信号的卷积结果；以及
输出电路，耦接到所述正DAC和所述负DAC，并且根据所述第一模拟信号和所述第二模拟信号生成输出模拟信号。


2.根据权利要求1所述的DAC装置，其特征在于，所述第一脉冲信号的周期等于所述数字输入信号的周期，所述第一脉冲信号的周期的前半部分是正值，所述第一脉冲信号的周期的后半部分是零。


3.根据权利要求2所述的DAC装置，其特征在于，所述第二脉冲信号的周期等于所述数字输入信号的周期，所述第二脉冲信号的周期的前半部分为零，所述第二脉冲信号的周期的后半部分是负值。


4.根据权利要求3所述的DAC装置，其特征在于，所述输出电路将所述第一模拟信号的周期的前半部分和所述第二模拟信号的周期的后半部分组合，以生成所述输出模拟信号。


5.根据权利要求1所述的DAC装置，其特征在于，所述负DAC包括：
延迟和乘法器电路，被配置为根据所述第二脉冲信号生成延迟且互补的数字信号；
其中，所述延迟且互补的数字信号被进行数模转换以生成所述第二模拟信号。


6.根据权利要求5所述的DAC装置，其特征在于，所述延迟和乘法器电路的延迟量是所述数字输入信号的周期的一半。


7.一种数模转换器DAC装置，包括：
第一DAC，用于对数字输入信号执行数模转换操作，以生成第一模拟信号；
延迟和乘法器电路，用于将所述数字输入信号延迟并乘以“-1”，以生成延迟且互补的数字信号；
第二DAC，用于对所述延迟且互补的数字信号执行数模转换操作，以生成第二模拟信号；以及
输出电路，耦接到所述第一...

【专利技术属性】
技术研发人员：曾伟信，林韦德，黄昶旸，陈欣炜，许中玮，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71