一种红外探测器信号质量稳定输出电路制造技术

本发明专利技术公开了一种红外探测器信号质量稳定输出电路，包括：主处理器FPGA、温度采集电路、探测器偏压控制电路和探测器信号采集电路；其中，温度采集电路采集红外探测器工作环境温度，将温度数字化后送给主处理器FPGA；主处理器FPGA根据温度采集电路采集的温度，更新探测器偏压工作指令，给探测器偏压控制电路；探测器偏压控制电路根据探测器偏压工作指令更新红外探测器工作电压VR和Vgpol，探测器信号采集电路根据红外探测器工作电压VR和Vgpol校正输出的模拟图像信号并数字化后送给主处理器FPGA。本发明专利技术通过温度采集电路完成环境温度的采集，以采集的温度作为导向，读取先验信息，通过探测器偏压控制电路配置探测器偏压，实现了偏压实时配置，稳定图像信号输出。

【技术实现步骤摘要】
一种红外探测器信号质量稳定输出电路
本专利技术属于微电子和光电子
，尤其涉及一种红外探测器信号质量稳定输出电路。
技术介绍
红外成像技术无论在军用和民用领域都是当今世界的研究热点。尤其是军用领域，由于红外探测本身的无源被动探测特性，使其具有良好的隐蔽性和抗干扰能力，同时由于探测距离远，能昼夜工作，使红外技术在军用领域得到了广泛的应用。红外探测器工作供电电路和读出电路是红外成像系统的核心部件，用于提供红外探测器稳定工作的电压和采集红外探测器的输出信号。由探测器的工作机理值，VR的跳动直接影响积分电容的复位，导致输出异常；同时光伏二极管偏压的变化会导致暗电流的跳动，也会导致输出异常。实际的军事环境要应对不同的工况，所以暗电流也会随着温度的变换而变化，同时由于其工艺、材料等原因在不同温度下，暗电流的变化更加明显，呈现出不同的响应特性曲线，这种曲线在不同积分下的差异会放大，严重情况下会导致探测器工作异常。目前大多数红外探测器供电电路只提供一个稳定的电容复位电压和光伏二极管偏压，这在不同的温度下使得红外探测器的NETD、非均匀性呈现较大差异。
技术实现思路
本专利技术解决的技术问题是：克服现有技术的不足，提供了一种红外探测器信号质量稳定输出电路，通过温度采集电路完成环境温度的采集，以采集的温度作为导向，读取先验信息，通过探测器偏压控制电路配置探测器偏压，实现了偏压实时配置，稳定图像信号输出。本专利技术目的通过以下技术方案予以实现：一种红外探测器信号质量稳定输出电路，包括：主处理器FPGA、温度采集电路、探测器偏压控制电路和探测器信号采集电路；其中，温度采集电路采集红外探测器工作环境温度，将温度数字化后送给主处理器FPGA；主处理器FPGA根据温度采集电路采集的温度，更新探测器偏压工作指令，给探测器偏压控制电路；探测器偏压控制电路根据探测器偏压工作指令更新红外探测器工作电压VR和Vgpol，探测器信号采集电路根据红外探测器工作电压VR和Vgpol校正输出的模拟图像信号并数字化后送给主处理器FPGA。上述红外探测器信号质量稳定输出电路中，所述温度采集电路包含热敏电阻R1、恒流源N3、采样AD芯片N2、电容C4、电阻R9、电阻R10、电容C11和电容C7；其中，恒流源N3的5脚、6脚分别与3.3VD连接，恒流源N3的1脚、2脚并联后通过电阻R9与热敏电阻R1的正极、电容C4的正极、采样AD芯片N2的2脚连接，恒流源N3的3脚通过电阻R10与电容C4的正极连接；恒流源N3的4脚接3.3VD与电容C11的正极；热敏电阻R1、电容C11的负极接DGND；采样AD芯片N2的1脚接3.3VD，采样AD芯片N2的2脚接热敏电阻R1的正极，采样AD芯片N2的3脚接电容C7的正极，采样AD芯片N2的4脚接DGND，采样AD芯片N2的5脚、6脚、7脚、8脚分别接FPGA芯片N5H的C8脚、D8脚、E8脚、F8脚；电容C7的负极接DGND。上述红外探测器信号质量稳定输出电路中，主处理器FPGA包含FPGA芯片N5A、FPGA芯片N5J、FPGA芯片N5I、FPGA芯片N5K、FPGA芯片N5L、FPGA芯片N5M、FPGA芯片N5G、FPGA芯片N5H、闪存N10、晶振N11、电阻R39、电阻R40、电阻R41、电阻R43、电阻R34、电阻R35、电容C44和电容C53；其中，FPGA芯片N5A的C1脚、D2脚、H2脚分别接闪存N10的5脚、1脚、2脚，FPGA芯片N5J的H4脚接电阻R39负极，FPGA芯片N5J的H3脚接电阻R40的负极，FPGA芯片N5J的J5脚接电阻R41的正极，FPGA芯片N5J的H13脚、H12脚均接2.5VD，FPGA芯片N5J的G12脚、J3脚、电阻R40的负极均接DGND,FPGA芯片N5J的H1脚接闪存N10的6脚，FPGA芯片N5J的H14脚接电阻R43的负极，FPGA芯片N5J的H5脚接电阻R44的负极，FPGA芯片N5J的F4脚接电阻R45的负极，电阻R39的正极、电阻R41的正极、电阻R44的正极、电阻R45的正极均接3.3VD，FPGA芯片N5I的R9脚接晶振N11的3脚，FPGA芯片N5A的IO电压、FPGA芯片N5G的IO电压和FPGA芯片N5H的IO电压均接3.3VD，FPGA芯片N5K的内核电压接1.2VD,FPGA芯片N5L的地接DGND,FPGA芯片N5M的模拟电压接2.5VD，FPGA芯片N5M的锁相环供电电压接1.2VD，闪存N10的3脚接3.3VD，闪存N10的4脚、电容C53的负极均接DGND,闪存N10的7脚、8脚接3.3VD和电容C53的正极，晶振N11的1脚悬空，晶振N11的2脚接电容C44的负极和DGND,晶振N11的4脚接2.5VDD和电容C44的正极。上述红外探测器信号质量稳定输出电路中，探测器偏压控制电路包含电平转换芯片N1、DA芯片U2、隔离运放器U1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R15、电阻R16、电阻R17、电阻R18、电阻R20、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电容C1、电容C2、电容C3、电容C5、电容C6、电容C8、电容C9、电容C10、电容C12、电容C13、电容C14和电容C15；其中，电平转换芯片N1的1脚接3.3VD、电容C2正极，电平转换芯片N1的2脚接DGND,电平转换芯片N1的3脚、4脚、5脚分别接FPGA芯片N5H的B6脚、E7脚、E6脚，电平转换芯片N1的6脚、8脚、9脚、12脚、13脚、15脚悬空，电平转换芯片N1的7脚接3.3VD和电容C1的正极，电平转换芯片N1的10脚接DGND和电容C1的负极，电平转换芯片N1的11脚接GND_TCQ和电容C6的负极，电平转换芯片N1的14脚接VC和电容C6的正极，电平转换芯片N1的16脚、17脚、18脚分别接DA芯片U2的6脚、7脚、8脚，电平转换芯片N1的19脚接GND_TCQ，电平转换芯片N1的20脚接电容C3的正极，电容C3和电容C6的负极接GND_TCQ；DA芯片U2的1脚接探测器Vgpol，DA芯片U2的2脚接隔离运放器U1的12脚，DA芯片U2的3脚、12脚、电阻R24的负极、电容C8的负极、电容C9的负极和电容C10的负极接GND_TCQ,DA芯片U2的4脚接电阻R24的正极，DA芯片U2的5脚接电阻R25的正极，DA芯片U2的9脚、电阻R25的正极、电容C8的正极、电容的C9正极接VC；隔离运放器U1的1脚接电容C12的正极、电阻R15的正极，隔离运放器U1的7脚接电容C13的正极、电阻R16的正极，隔离运放器U1的8脚接电容C14的正极、电阻R17的正极，隔离运放器U1的14脚接电容C15的正极、电阻R18的正极，隔离运放器U1的2脚接电容C12的负极和电阻R20的正极，隔离运放器U1的3脚接电阻R2的负极、电阻R3的正极，隔离运放器U1的4脚接VC和电容C5的正极，隔离运放器U1的5脚接电阻R4的负极和电阻R5的正极，隔离运放器U1的6脚接电容C13的负极和电阻R21的正极，隔离本文档来自技高网...

【技术保护点】
1.一种红外探测器信号质量稳定输出电路，其特征在于包括：主处理器FPGA(100)、温度采集电路(200)、探测器偏压控制电路(101)和探测器信号采集电路(201)；其中，/n温度采集电路(200)采集红外探测器工作环境温度，将温度数字化后送给主处理器FPGA(100)；主处理器FPGA(100)根据温度采集电路(200)采集的温度，更新探测器偏压工作指令，给探测器偏压控制电路(101)；探测器偏压控制电路(101)根据探测器偏压工作指令更新红外探测器工作电压VR和Vgpol，探测器信号采集电路(201)根据红外探测器工作电压VR和Vgpol校正输出的模拟图像信号并数字化后送给主处理器FPGA(100)。/n

【技术特征摘要】
1.一种红外探测器信号质量稳定输出电路，其特征在于包括：主处理器FPGA(100)、温度采集电路(200)、探测器偏压控制电路(101)和探测器信号采集电路(201)；其中，
温度采集电路(200)采集红外探测器工作环境温度，将温度数字化后送给主处理器FPGA(100)；主处理器FPGA(100)根据温度采集电路(200)采集的温度，更新探测器偏压工作指令，给探测器偏压控制电路(101)；探测器偏压控制电路(101)根据探测器偏压工作指令更新红外探测器工作电压VR和Vgpol，探测器信号采集电路(201)根据红外探测器工作电压VR和Vgpol校正输出的模拟图像信号并数字化后送给主处理器FPGA(100)。


2.根据权利要求1所述的红外探测器信号质量稳定输出电路，其特征在于：所述温度采集电路(200)包含热敏电阻R1、恒流源N3、采样AD芯片N2、电容C4、电阻R9、电阻R10、电容C11和电容C7；其中，
恒流源N3的5脚、6脚分别与3.3VD连接，恒流源N3的1脚、2脚并联后通过电阻R9与热敏电阻R1的正极、电容C4的正极、采样AD芯片N2的2脚连接，恒流源N3的3脚通过电阻R10与电容C4的正极连接；恒流源N3的4脚接3.3VD与电容C11的正极；热敏电阻R1、电容C11的负极接DGND；采样AD芯片N2的1脚接3.3VD，采样AD芯片N2的2脚接热敏电阻R1的正极，采样AD芯片N2的3脚接电容C7的正极，采样AD芯片N2的4脚接DGND，采样AD芯片N2的5脚、6脚、7脚、8脚分别接FPGA芯片N5H的C8脚、D8脚、E8脚、F8脚；电容C7的负极接DGND。


3.根据权利要求1所述的红外探测器信号质量稳定输出电路，其特征在于：主处理器FPGA(100)包含FPGA芯片N5A、FPGA芯片N5J、FPGA芯片N5I、FPGA芯片N5K、FPGA芯片N5L、FPGA芯片N5M、FPGA芯片N5G、FPGA芯片N5H、闪存N10、晶振N11、电阻R39、电阻R40、电阻R41、电阻R43、电阻R34、电阻R35、电容C44和电容C53；其中，
FPGA芯片N5A的C1脚、D2脚、H2脚分别接闪存N10的5脚、1脚、2脚，FPGA芯片N5J的H4脚接电阻R39负极，FPGA芯片N5J的H3脚接电阻R40的负极，FPGA芯片N5J的J5脚接电阻R41的正极，FPGA芯片N5J的H13脚、H12脚均接2.5VD，FPGA芯片N5J的G12脚、J3脚、电阻R40的负极均接DGND,FPGA芯片N5J的H1脚接闪存N10的6脚，FPGA芯片N5J的H14脚接电阻R43的负极，FPGA芯片N5J的H5脚接电阻R44的负极，FPGA芯片N5J的F4脚接电阻R45的负极，电阻R39的正极、电阻R41的正极、电阻R44的正极、电阻R45的正极均接3.3VD，FPGA芯片N5I的R9脚接晶振N11的3脚，FPGA芯片N5A的IO电压、FPGA芯片N5G的IO电压和FPGA芯片N5H的IO电压均接3.3VD，FPGA芯片N5K的内核电压接1.2VD,FPGA芯片N5L的地接DGND,FPGA芯片N5M的模拟电压接2.5VD，FPGA芯片N5M的锁相环供电电压接1.2VD，闪存N10的3脚接3.3VD，闪存N10的4脚、电容C53的负极均接DGND,闪存N10的7脚、8脚接3.3VD和电容C53的正极，晶振N11的1脚悬空，晶振N11的2脚接电容C44的负极和DGND,晶振N11的4脚接2.5VDD和电容C44的正极。


4.根据权利要求3所述的红外探测器信号质量稳定输出电路，其特征在于：探测器偏压控制电路(101)包含电平转换芯片N1、DA芯片U2、隔离运放器U1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R15、电阻R16、电阻R17、电阻R18、电阻R20、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电容C1、电容C2、电容C3、电容C5、电容C6、电容C8、电容C9、电容C10、电容C12、电容C13、电容C14和电容C15；其中，
电平转换芯片N1的1脚接3.3VD、电容C2正极，电平转换芯片N1的2脚接DGND,电平转换芯片N1的3脚、4脚、5脚分别接FPGA芯片N5H的B6脚、E7脚、E6脚，电平转换芯片N1的6脚、8脚、9脚、12脚、13脚、15脚悬空，电平转换芯片N1的7脚接3.3VD和电容C1的正极，电平转换芯片N1的10脚接DGND和电容C1的负极，电平转换芯片N1的11脚接GND_TCQ和电容C6的负极，电平转换芯片N1的14脚接VC和电容C6的正极，电平转换芯片N1的16脚、17脚、18脚分别接DA芯片U2的6脚、7脚、8脚，电平转换芯片N1的19脚接GND_TCQ，电平转换芯片N1的20脚接电容C3的正极，电容C3和电容C6的负极接GND_TCQ；DA芯片U2的1脚接探测器Vgpol，DA芯片U2的2脚接隔离运放器U1的12脚，DA芯片U2的3脚、12脚、电阻R24的负极、电容C8的负极、电容C9的负极和电容C10的负极接GND_TCQ,DA芯片U2的4脚接电阻R24的正极，DA芯片U2的5脚接电阻R25的正极，DA芯片U2的9脚、电阻R25的正极、电容C8的正极、电容的C9正极接VC；隔离运放器U1的1脚接电容C12的正极、电阻R15的正极，隔离运放器U1的7脚接电容C13的正极、电阻R16的正极，隔离运放器U1的8脚接电容C14的正极、电阻R17的正极，隔离运放器U1的14脚接电容C15...

【专利技术属性】
技术研发人员：苗壮，龚瑞，关智聪，蔡彬，李宁珍，刘建旭，蒋颖晖，
申请(专利权)人：上海航天控制技术研究所，
类型：发明
国别省市：上海;31